EDA 试题库建设[70%基础题，20%中等题，10%提高题（试题容量：20 套试卷，其中每套试题填空题 10 空（每空 2 分），选择题 10 题（每题 2 分）），简答题 4 题（每题 5分），分析题 2 题（每题 10 分），设计题 2 题（每题 10 分）
]基础题部分填空题（140 空）1．一般把 EDA 技术得发展分为（CAD）、（CAE）与（EDA）三个阶段
2．EDA 设计流程包括 （设计准备） 、（设计输入）、 （设计处理） 与（器件编程） 四个环节
3．时序仿真就是在设计输入完毕之后，选择详细器件并完毕布局、布线之后进行得时序关系仿真,因此又称为 （功能仿真）
4．VHDL 得数据对象包括 （变量） 、（常量） 与 （信号），它们就是用来寄存多种类型数据得容器
5．图形文献设计结束后一定要通过（仿真），检查设计文献就与否对的
6．以 EDA 方式设计实现得电路设计文献，最终可以编程下载到（FPGA）或者（CPLD）芯片中，完毕硬件设计与验证
7．MAX+PLUS 得文本文献类型就是（、VHD）
8．在 PC 上运用 VHDL 进行项目设计，不容许在（根目录）下进行，必须在根目录为设计建立一种工程目录
9．VHDL 源程序得文献名应与（实体名）相似，否则无法通过编译
10、常用 EDA 得设计输入方式包括（文本输入方式）、（图形输入方式）、（波形输入方式）
11、在 VHDL 程序中，（实体）与（构造体）就是两个必须得基本部分
12、将硬件描述语言转化为硬件电路得重要工具软件称为 （HDL 综合器）
13、VHDL 得数据对象分为（常量）、（变量）与（信号）3 类
14、VHDL 得 操作 符 包括 （算术 运算 符 ）与 （符号运算符）
15、常用硬件描述语言有（Verilog HDL）、（AHDL）以及（VHDL）
