监测表面贴装组件的贴装

监测表面贴装组件的贴装----------------------- -----------------------日期：監測表面貼裝元件的貼裝By Edward Kamen, Alex Goldstein and Erin Sahinci “本文介紹： 要達到所希望的效率與可靠性很大程度上取決於元件貼裝工藝”過程。 在 PCB 上增加電路密度的願望繼續是表面貼裝裝配線技術發展水平進步的主要推動力之一。這個進步包括 0201 片狀包裝、密間距 QFP、高輸入/輸出BGA、CSP 和倒裝晶片(flip chip)的使用。這些元件的使用給裝配工藝過程提出了很嚴厲的要求。特別是，要達到所希望的效率與可靠性很大程度上取決於元件貼裝工藝過程。越來越多的表面貼裝線正在使用自動的、在線式、貼裝後的檢查工具，來監測貼裝過程的狀態。貼裝後的檢查可以發現諸如元件丟失、極性交換和元件位置超出所規定誤差等缺陷。除了查找缺陷之外，貼裝後的檢查工具也可以檢查影響精度、質量和裝配過程效率的工藝更改情況。假如可以通過監測元件貼裝精度來發現和確認更改工藝情況，那麽馬上可以採取改正行動，以使其對效率的影響最小。這個能力要求分析測量資料的診斷工具的應用，診斷的使用要求對貼裝過程中錯誤的可能根源的全面瞭解。模板印刷工藝貼裝錯誤的一個可能根源是模板印刷過程。特別是，錫膏塊的高度、面積或體積可能影響貼裝精度，由於貼裝期間引腳落到錫膏裏面時的元件橫向運動。爲了檢驗這個推測，通過位於喬治亞工學院(Georgia Tech, Atlanta, GA)電路板裝配讨论中心(CBAR, Center for Board Assembly Research, Sidebar)的表面貼裝/倒裝晶片裝配線，處理了大量的板。在運行期間，改變模板印刷機的刮板壓力、印刷速度、脫離(snap-off)間隔和脫離速度以得到錫膏塊的高度、面積和體積的一個範圍值。使用商業上可購買到的檢查工具，我們測量了印刷後錫膏塊的高度、面積和體積，以与貼裝後元件的 X 和 Y 的偏差。圖一和圖二顯示了 X 和 Y 偏差圖，它們是 0402 元件和 0.4mm 間距的LQFP 元件的錫膏塊高度、面積與體積的函數。假如在偏移與錫膏參數之間存在很強的關聯，圖一與圖二中的圖表將揭示這個關係。但是，從圖表上看到，該圖由一簇簇的點所組成，沒有顯示明顯的關係。對於 0402 元件，圖形顯示X 與 Y 的偏移隨著高度的增加而有些分散，但是數值的分散是由於較大高度值的資料點占多數。從測得的資料計算的互相關值很低，進一步證實了貼裝精度與錫膏塊高度、面積和體積之間沒有重要的關係。在雙面...