EDA 考试复习题及答案 EDA 考试复习题及答案 EDA 考试即将开启序幕，不知道做为考生的你预备好了吗?在此我收集了一些复习题，供大家练习之用。 一、填空题(本大题共 10 小题，每空 1 分，共 20 分) 1.一般把 EDA 技术的`进展分为 MOS 时代、MOS 时代和 ASIC 三个阶段。 2.EDA 设计流程包括 设计输入、设计实现、实际设计检验和 下载编程四个步骤。 3.EDA 设计输入主要包括图形输入、HDL 文本输入和状态机输入。 4.时序仿真是在设计输入完成之后，选择具体器件并完成布局、布线之后进行的时序关系仿真,因此又称为功能仿真。 5.VHDL 的数据对象包括变量、常量和信号，它们是用来存放各种类型数据的容器。 6.图形文件设计结束后确定要通过仿真，检查设计文件是否正确。 7.以 EDA 方式设计实现的电路设计文件，最终可以编程下到 FPGA 和 CPLD 芯片中，完成硬件设计和验证。 8.MAX+PLUS 的文本文件类型是(后缀名).VHD。 9.在 PC 上利用 VHDL 进行项目设计，不允许在根名目下进行，必需在根名目为设计建立一个工程名目。 10.VHDL 源程序的文件名应与实体名相同，否则无法通过编译。 二、选择题：(本大题共 5 小题，每题 3 分，共 15 分)。 11. 在 EDA 工具中，能完成在目标系统器件上布局布线软件称为(C ) A.仿真器 B.综合器 C.适配器 D.下载器 12. 在执行 MAX+PLUSⅡ 的(d )指令，可以精确分析设计电路输入与输出波形间的延时量。 A .Create default symbol B. Simulator C. Compiler D.Timing Analyzer 13.VHDL 常用的库是(A ) A. IEEE B.STD C. WORK D. PACKAGE 14.下面既是并行语句又是串行语句的是( C ) A.变量赋值 B.信号赋值 C.PROCESS 语句 D.WHENELSE 语句 15.在 VHDL 中，用语句(D )表示 clock 的下降沿。 A. clockEVENT B. clockEVENT AND clock=1 C. clock=0 D. clockEVENT AND clock=0 三、名词解释题:(本大题共 3 题，每题 3 分，共计 9 分) 16. EDA: 电子设计自动化 17.VHDL 和 FPGA: 超高速硬件描述语言 现场可编程门阵列
