电子电工综合实验(IＩ)实验报告—-数字计时器设计班级：学号： 姓名：指导老师；一、实验目得1、掌握常见集成电路实现单元电路得设计过程。2、了解各单元再次组合新单元得方法。二、实验要求实现０0′00″到5９′5９″得可整点报时得数字计时器.三、实验内容1。 设计实现信号源得单元电路。2. 设计实现0０’０0”—５9’5９”计时器单元电路。3． 设计实现快速校分单元电路。含防抖动电路（开关k１，频率F２,校分时秒计时器停止）4。 加入任意时刻复位单元电路(开关K２)５． 设计实现整点报时单元电路（产生5９’5３”，５9’55”，5９’５7”，三低音频率F3，5９’59”高音频率F４)四、实验器件1、集成电路:NE ５５ 5ﻩﻩﻩ1片ﻩ（多谐振荡）CD ４ 040ﻩﻩ1 片ﻩﻩﻩ（分频)ＣＤ４ 518ﻩ2片（8 ４ 2 １ B Ｃ D 码十进制计数器)CD ４５ 1 １ﻩﻩ4 片ﻩ（译码器)7 ４ LS ０ 0ﻩﻩﻩ3片ﻩ（与非门)７ 4 ＬＳ２０ﻩ1 片ﻩﻩﻩ（4输入与非门）７ 4 Ｌ S21ﻩ2 片（4 输入与门)74LS ７ 4ﻩ１ 片ﻩﻩ（D 触发器)2、电阻:１Ｋ Ωﻩﻩ１只3KΩ1 只１ 50Ω ﻩ4 只3、电容：0、047uf ﻩﻩ1只4、 共阴极双字屏显示器两块.五.元器件引脚图及功能表1、NE5551 片ﻩ(多谐振荡）：（1)引脚布局图:图 1 N Ｅ 55 ５引脚布局图（2）逻辑功能表：(引脚 4 )Vi １（引脚6）Vi2（引脚２)V Ｏ（引脚3)0××01> V ｃｃ＞ Ｖ cc01< Vc ｃ＜ Vc ｃ11〈 Vc ｃ〉 V ｃ c不变表 1 Ｎ E555 逻辑功能表2、Ｃ D4 ０ 401 片（分频）：（1）引脚布局图：图２ CD4 ０ 40 引脚布局图(２）逻辑功能说明：CD404 ０就是一种常用得１ 2 分频集成电路。当在输入端输入某一频率得方波信号时，其 12 个输出端得输出信号分别为该输入信号频率得 2—1~２—12，在电路 中利用其与 NE555 组合构成脉冲发生电路。其内部结构图如图4 所示。引脚图如图 3 所示，其中 VDD为电源输入端，VSS为接地端,Ｃ P 端为输入端 C Ｒ为清零端，Q1～Q1 ２为输出端，其输出信号频率分别为输入信号频率得 2—1～2－12.3、CD4518 ２片(8 ４２ 1B Ｃ D 码十进制计数器):(1）引脚布局图:图３ C Ｄ４ 518 引脚布局图(2)逻辑功能表：输入输出CRCPＥ NＱ 3Ｑ２Q1Q0清零１××0000计数０↑1BC Ｄ码加法计数保持0×0保持计数０0↓BCD 码加法计数保持0１×保持表２ CD4518 逻辑功能表4、CD4511 四片（译码...
