存储器和可编程逻辑器件摸索题1.储备器的地址码的位数与储备容量有什么关系？储备器的容量由地址码的位数 n 和字的位数 m 决定。n 位地址码，m 位字长的 RAM 内含 2n×m 个储备单元,称为 2n字×m 位的 RAM。如 n=10 ,m = 4 则 RAM 的容量210×4＝1024 字×4 位＝1K×4如 n=11 ,m = 4 则 RAM 的容量211×4＝2048 字×4 位＝2K×42.MOS 型静态 RAM 和动态 RAM 相比较的优缺点？动态 RAM 的突出优点是容量大、功耗低，缺点是要求定期刷新；静态 RAM 不需要刷新，因而使用方便，缺点是每个储备单元需 6 个 MOS 管，与动态 RAM 相比，容量较小、功耗较大。3．RAM 的要紧参数有哪些？RAM 的容量和工作速度是其要紧的技术参数。4．什么缘故说 RAM 属于时序逻辑电路，ROM 属于组合逻辑电路？RAM 储备单元必须具有置数和保持功能，在不进行读写操作时 RAM 储存它所储备的信息，在进行读操作时，RAM 的输出和电路往常的状态有关，因此 RAM 属于时序逻辑电路。关于 ROM 来说，若把地址码视为输入变量，输出的每一位数据随地址码改变而改变，这取决于 ROM 阵列中的开关元件是接通依旧断开，即 ROM 任一时刻的输出仅仅取决于该时刻的输入地址码，因此 ROM 属于组合逻辑电路，其地址译码器是一个与门构成的阵列（与阵），储备单元矩阵是一个或门的阵列（或阵）。5.PROM、PLA 和 PAL 如何实现组合逻辑函数？PROM 与阵（地址译码器）是不可编的，或阵（储备单元矩阵）是可编的，因此 ROM按标准与或表达式即最小项表达式编程。依照如下 ROM 阵列结构示意图，实现逻辑函数 D1、D2、D3、D4 如下所示。可编逻辑阵列 PLA 根据最简与或表达式编程，它的与阵和或阵差不多上可编的。依照教材248 页图 7.3.1 的实例，与阵的输出 P1 和 P2 为：或阵的输出 F1 和 F2 为：可编阵列逻辑 PAL 与阵可编而或阵不可编，编程时根据需要将与阵中的某些熔丝烧断，如图所示为用 PAL 实现异或函数的熔丝图。6.什么是 GAL？通用阵列逻辑 GAL 是 CMOS 工艺的、可多次编程的器件，GAL 用 EEPROM 的浮栅隧道管取代了 PAL 中的熔丝，能够进行 100 次以上的多次编程。GAL 和 PAL 一样，有一个可编程的与阵和一个不可编程的或阵，但为了通用，GAL 在或阵之后接一个输出逻辑宏单元（OLMC），可实现不同的输出模式（组合电路型输出模式、寄存器型输出模式），构成多种组合电路或时序电路。练习题1．用一个 ROM 实现如下两个函数：解： 2．用一个 PLA 实现如下两个函数：W15 W14 W13 W12 W11 W10 W9 W8 W7 W6 W5 W4 W3 W2 W1 W0F1 F2 F2
