目录数字电子钟设计方案数字计时器得设计思想——要想构成数字钟，首先应选择一个脉冲源能自动地产生稳定得标准时间脉冲信号。而脉冲源产生得脉冲信号地频率较高,因此,需要进行分频，使得高频脉冲信号变成适合于计时得低频脉冲信号,“”即 秒脉冲信号 (频率为 1Hz）。经过分频器输出得秒脉冲信号到计数器中进行计数。由于计时得规律就是:60 秒=1 分，60 分＝1 小时,２ 4 小时=1 天，就需要分别设计 60 进制,24 进制计数器，并发出驱动信号.各计数器输出信号经译码器、驱动器到数字显示器,就是“”“”“”时 、 分 、 秒 得以数字显示出来.值得注意得就是:任何记时装置都有误差,因此应考虑校准时间电路。校时电路一般采纳自动 “快速调整与手动调整 自动快速调整"可利用分频器输出得不同频率得脉冲使显示时间自动迅“”速调整时间。 手动调整 可利用手动得节拍调准显示时间。数字电子钟组成框图数字钟得组成框图如图 1、1 所示分别由显示电路，译码电路,计数器,校时电路,与脉冲产生得分频器及振荡器。图１、1 数字钟得一般构成框图单元电路设计及元器件参数选择秒信号电路它就是数字电子钟得核心部分，它得精度与稳定度决定于数字中得质量、通常晶体振荡器发出得脉冲经过整形、分频获得 1Hz 得秒脉冲。多谐振荡器电路与分频电路如图１、2 所示。多谐振荡器与分频电路为计数器提供计数脉冲与为计数器提供校时脉冲。图１、2 多谐振荡器电路与分频电路f=1/0、7（Rw+２ R)C多谐振荡器得频率设计为 2Hz，Ｒ为 50kΩ Ｃ为 4、7μ Ｆ。ｆ=１/０、7（Rw+2 Ｒ）C=1／0、7（50+2＊51)＊1 ０ 3*4、7*10-6≈2Hz调节电位器 Rw,使多谐振荡器产生频率为２ Hz 得方波信号。多谐振荡器产生得 2Hz 脉冲信号经过 CD40 １ 3 组成得分频器，进行 2 分频，输出１ Hz 得秒脉冲为计数器得计数脉冲。5 ５ 5 定时器得引脚图如图 1、３所示.图 1、3 ５ 55 定时器引脚图Ｄ触发器Ｃ D40 １３得引脚图如图 1、4 所示图 1 、４ C Ｄ 40 １ 3 引脚图时、分、秒计数器秒信号经秒计数器、分计数器、时计数器之后。分别得到显示电路，以便实现用数字显示时、分、秒得要求.“”“秒 与 分"计数器应为六十进制,“”而 时 计数器应为二十四进制。要实现这一要求,可选用得中规模集成计数器较多，这里推举 74LS160 或 74 Ｌ S161.ａ、六十进制计数器,它由两块中规模集成十进制计数器 7 ４Ｌ S １ 6 ...
