PCB设计和生产流程知识

PCB 设计和生产流程知识布线（Layout）是 PCB 设计工程师最差不多的工作技能之一。走线的好坏将直截了当阻碍到整个系统的性能，大多数高速的设计理论也要最终通过 Layout 得以实现并验证，由此可见，布线在高速 PCB 设计中是至关重要的。下面将针对实际布线中可能遇到的一些情形，分析其合理性，并给出一些比较优化的走线策略。要紧从直角走线，差分走线，蛇形线等三个方面来阐述。1． 直角走线直角走线一样是 PCB 布线中要求尽量幸免的情形，也几乎成为衡量布线好坏的标准之一，那么直角走线怎么讲会对信号传输产生多大的阻碍呢？从原理上讲，直角走线会使传输线的线宽发生变化，造成阻抗的不连续。事实上不光是直角走线，顿角，锐角走线都可能会造成阻抗变化的情形。直角走线的对信号的阻碍确实是要紧体现在三个方面：一是拐角能够等效为传输线上的容性负载，减缓上升时刻；二是阻抗不连续会造成信号的反射；三是直角尖端产生的 EMI。传输线的直角带来的寄生电容能够由下面那个体会公式来运算：C=61W(Er)[size=1]1/2[/size]/Z0 在上式中，C 确实是指拐角的等效电容（单位：pF），W 指走线的宽度（单位：inch），εr 指介质的介电常数，Z0 确实是传输线的特点阻抗。举个例子，关于一个 4Mils 的 50 欧姆传输线（εr 为 4.3）来讲，一个直角带来的电容量大致为 0.0101pF，进而能够估算由此引起的上升时刻变化量：T10-90%=2.2*C*Z0/2 = 2.2*0.0101*50/2 = 0.556ps通过运算能够看出，直角走线带来的电容效应是极其微小的。 由于直角走线的线宽增加，该处的阻抗将减小，因此会产生一定的信号反射现象，我们能够根据传输线章节中提到的阻抗运算公式来算出线宽增加后的等效阻抗，然后根据体会公式运算反射系数：ρ=(Zs-Z0)/(Zs+Z0)，一样直角走线导致的阻抗变化在 7%-20%之间，因而反射系数最大为 0.1 左右。而且，从下图能够看到，在 W/2 线长的时刻内传输线阻抗变化到最小，再通过 W/2 时刻又复原到正常的阻抗，整个发生阻抗变化的时刻极短，往往在 10ps 之内，如此快而且微小的变化对一样的信号传输来讲几乎是能够忽略的。专门多人对直角走线都有如此的明白得，认为尖端容易发射或接收电磁波，产生 EMI，这也成为许多人认为不能直角走线的理由之一。然而专门多实际测试的结果显示，直角走线并可不能比直线产生专门明显的 EMI。也许目前的仪器性能，测试水平制约了测试的精确性，但至少讲明了一个咨询题，直角...