数字电子技术实验报告3VIP免费

实验成绩实验日期指导教师批阅日期实验名称译码器与数据选择器1、实验目的1.掌握译码器和数据选择器的功能。2.能够用译码器实现任意逻辑函数。3.能够用数据选择器实现任意逻辑函数。2.实验原理1.译码器是一-个多输入、多输出的组合逻辑电路，其功能是将输入的一组二进制代码翻译成与其对应的特定含义(如十进制数、地址线、指令等)。译码器一般分为两类:一类是不完全译码器，如七段字形译码器，另一类是最小项译码器，如双2线/4线译码器(74LS139)，3线/8线译码器(74LS138),4线/16线译码器(74LS154)等。最小项译码器都有一个使能端(片选端)G，利用它可以扩展译码器的功能。2个2线/4线译码器-----1个3线/8线译码器2个3线/8线译码器-------1个4线/16线译码器在同一时刻，最小项译码器只有一个输出端上有信号。而且，最小项译码器通常将其输出设计成低电平有效的形式。Vn个变量的译码器其输出与输入的关系可表示为:Yi=m’，式中:m为由n个变量构成的最小项。译码器的每一个输出端都对应于输入变量的--个最小项，整个译码器给出了全部最小项，相当于一-个最小项发生器，而.任一逻辑函数都可以用若干最小项之和的形式表示。因此，译码器辅以适当的逻辑门，即可实现任何逻辑函数，而不必进行逻辑函数化简。2.数据选择器又称为多路开关，是一种重要的组合逻辑部件，它可以实现从多路数据传输中选择任何一路信号输出,选择的控制由专列的端口编码决定,称为地址码，数据选择器可以完成很多的逻辑功能，例如函数发生器、桶形移位器、并串转换器、波形产生器等。数据选择器与数据分配器相类似，也有n个地址输入端，但地址代码用来确定的是2n个数据输入端。输入端与地址端之间满足的条件也是N=2n,其中N表示数据输入端的个数，n表示地址输入端的个数。数据选择器的输出端只有一个。数据选择器的名称是由输入通道的个数来确定的，例如有8个输入通道的数据分配器被称为8选一数据选择器。任意逻辑函数都能写成最小项之和的形式，所以数据选择器可用来标识任意逻辑函数。用数据选择器实现单输出函数的设计步骤如下；(1)选择接到数据选择端的函数变量；(2)写出数据选择器输出的逻辑便表达式；(3)将要实现的逻辑函数转换为标准与或表达式；(4)对照数据选择器输出表达式和待实现函数的表达式确定数据输入端的值；(5)连接电路。13、实验步骤验证74LS138、74LS151的逻辑功能。1、用74LS138实现--位全加器，用一片3线-8线译码器(74LS138)和与非门(74LS20)实现。2、用74LS151实现三变量多数表决电路。3、用74LS138实现三变量多数表决电路。用一片3线-8线译码器(74LS138)和与非门(74LS20)实现。24、实验仪器设备1.电子技术学习机-一台。2.器件74LS20、74LS138、74LS151各一片。3.仿真实验：电脑5、数据记录与处理(包括定性、定量误差分析)1.74LS138实现一位全加器2.74LS151实现三变量多数表决器33.74LS138实现三变量多数表决器6、结论（实验结果的分析和论证）1.译码是编码的逆过程，译码器是将输入代码的原意翻译出来，译码器可分为最小项译码器，七段字形译码器等。2.数据选择器，也被称为多路选择器或多路开关。有多路输入一路输出，再输入地址的作用下，选择多路输，入信号中的某一个收入信道，将该输入信道的数据传送到唯一的数据输出端。3.译码器可以通过集联扩展将3-8线译码器扩展为4-16译码器等。译码器在级联扩展时4.译码器的每一个输出端都对应于收入变量的一个最小项，整个译码器给出了全部最小项，相当于一个最小项发生器，任意逻辑函数都可以用若干最小项之和的形式表示，所以译码器和适当的逻辑门就可以实现任何逻辑函数。5.数据选择器，有每一个输出端都对应于一个最小项，任意逻辑函数都可以用若干最小项之和的形式表式，所以数据选择器和适当的逻辑门器件就可以实现任何逻辑函数。7、思考题1.74LS139,74LS20实现全加器42.如何将3线/8线译码器扩展成4线/16线译码器，画出逻辑图。5低三位输入代码共用，最高为输入代码由控制端所决定