VHDL总复习之必须要掌握的知识点和有关例题目录VHDL总复习之必须要掌握的知识点和有关例题......................................................................11.VHDL语言的基本设计实体和完整的VHDL语言程序的构造...................................22.进程（PROCESS）语句的构造.....................................................................................23.VHDL语言子程序的构造...............................................................................................2(1).过程（Procedure）..............................................................................................2(2).函数（Function）................................................................................................24.过程与函数的重要区别...................................................................................................35.进程和子程序中使用的语句...........................................................................................36.VHDL语言中客体的概念及使用范围...........................................................................37.信号和变量的区别及作用范围.......................................................................................38.VHDL语言的数据类型和运算操作...............................................................................49.VHDL语言构造体的三种描述方式...............................................................................410.COMPONENT（元件）语句和COMPONENT—INSTANT（元件例示）语句的功能和书写格式......................................................................................................................511.VHDL语言的重要描述语句的功能、使用场所和语法格式...................................512.VHDL语言的命名规则...............................................................................................613.VHDL语言的数值类属性描述...................................................................................614.VHDL语言的信号属性函数.......................................................................................715.数值系统的定义措施，多种状态的含义...................................................................716.采用有限状态机进行电路设计的基本措施...............................................................717.仿真Δ延时引入的原因和对并发语句仿真成果的影响...........................................818.逻辑综合的概念与重要环节.......................................................................................819.运用VHDL语言和FPGA进行电路设计的重要环节...............................................8VHDL的全称以及运用VHDL设计硬件电路所具有的特点VeryHighSpeedIntegratedCircuitHardwareDescriptionLanguage（超高速集成电路硬件描述语言）（1）设计文献齐全、措施灵活、支持广泛（2）系统硬件描述能力强（3）VHDL语言可以与工艺无关编程（4）VHDL语言原则、规范、易于共享和复用1.VHDL语言的基本设计实体和完整的VHDL语言程序的构造一种VHDL语言的基本设计实体由实体阐明和构造体两个部分构成；一种完整的VHDL语言程序包括5个部分：实体、构造体、配置、包集合(程序包)和库。2.进程（PROCESS）语句的构造重要特点：并发语句，由敏感信号量启动；内部的语句次序执行，进程不能嵌套。3.VHDL语言子程序的构造VHDL语言子程序有两种类型：过程、函数(1).过程（Procedure）在程序包中定义的格式（顾客自定义过程的设计措施）：PACKAGE包集合名ISPROCEDURE过程名（参数1，参数2，…）END包集合名;PACKAGEBODY包集合名ISPROCEDURE过程名（参数1，参数2，…）IS[定义语句]BEGIN...
