南京航空航天大学电子技术课程设计之数字电子钟电子技术课程设计数字电子钟专业：设计：一、设计目的数字钟是一种以数字显示周、日、时、分、秒的计时装置，与传统的机械钟相比，它具有走时准、显示直观、无机械传动装置等优点，因此得到了广泛的使用。数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。设计与制作数字钟的目的：①进一步了解某些中小规模集成电路的作用。②熟练掌握各种组合逻辑电路与时序电路的原理与使用方法.二、设计内容及要求（1）设计指标①由晶振电路产生1Hz标准秒信号。②分、秒为00~59六十进制计数器。③时为00~23二十四进制计数器。④周显示从1~日为七进制计数器。整点报时整点报时电路要求在每个整点前鸣叫五次低音（500HZ），整点时再鸣叫一次高音（1000HZ）。（2）设计要求①画出电路原理图。②元器件及参数选择。③电路仿真与调试。（3）制作要求自行装配和调试，并能发现问题和解决问题。（4）编写设计报告写出设计与制作的全过程，附上有关资料和图纸，心得体会。三、原理框图数字电子钟由以下几部分组成：①石英晶体振荡器和分频器组成的秒脉冲发生器。②六十进制秒、分计数器、二十进制时计数器及七十进制日计数器以及秒、分、时的译码显示部分等。四．主要部分的实现方案1秒脉冲发生器*****Hz经CD4060十四分频为2Hz，再经过74LS74一由晶振次分频，即得1Hz标准秒脉冲，提供给时钟计数脉冲。如图示：20pF74LS7410Q1HzCD40603Q14C13~20pF1DQ11R*****Hz22MΩ12秒脉冲发生器2计数译码显示由6个74LS90计数器组成时、分、秒的计数电路，74LS90是4位二进制同步加法计数器。（１）秒计数器秒的个位计数单元为10进制计数器，当*****A变成1010时，通过与非门把它的清零端变成0，计数器的输出被置零，跳过1011到1111的状态，又从0000开始，如此重复。秒的十为计数单元为6进制，当*****A变成0101时，通过与非门把它的清零端变成0，计数器的输出被置零，跳过0110到1111的状态，又从0000开始，如此就是60进制。同时秒十位上的0101时，要把进位信号传输给“分”个位的计数单元。（2）分计数器分的个位和十位计数单元的状态转换和秒的是一样的，只是它要把进位信号传输给时的个位计数单元。（3）时计数器当“时”十位的*****A为0000或0001时，“时”的个位计数单元是十进制计数器，当他的*****A到1010时，通过与非门使得个位74LS90上的清零端为0，则计数器的输出直接置零，从0000有开始。当十位的*****A为0010时，通过与非门使得该74LS90的清零端为0，“时”的十位有重新从0000开始，此时的个位计数单元变成4进制，即当个位计数单元的*****A为0100时，就要又从0000开始计数。这样就实现了“时”24进制的计数(4)日计数器日计数器由两个74LS74，四个TTL和一个74LS20构成，实现了七定制的功能。每个74LS74控制一个输入，即控制*****A中的一个。当从0000到0111时，显示是按照74LS74集成们电路的逻辑功能来实现的，当为0111的时候，QCQBQA各为111，他们三个通过74LS74与非门输出为0。再与QD所控的0通过TTL集成门电路输出了0，如此循环，使得四个TTL输出都为0000。即使得输出变为了“置零”状态。从而实现了七禁止循环。如下图所示：3数字钟的译码及显示单元电路译码显示采用共阳极数码管和译码器74SL247组成。4.整点报时电路电路应在整点前10秒钟内开始整点报时，即当时间在59分54秒到59分59秒期间时，报时电路报时控制信号。当时间在59分50秒到59分59秒期间时，分十位、分个位和秒十位均保持不变，分别为5、9和5，因此可将分计数器十位的QC和QA、个位的QD和QA及秒计数器十位的QC和QA相与，从而产生报时控制信号。报时电路由74LS08高音和74LS04低音通过74LS32来构成。五、元器件元件名称数量面包板1共阳极数码管7译码/驱动器74LS2477计数/分频/振荡器CD40601计数器74LS90/74LS2906双D触发器74LS744四2输入或门74LS321双4输入与非门74LS202四2输入与门74LS082六反相器74LS041与非门74LS001晶振*****Hz1电阻9三极管80501固定电容1可调电容1连接导线2六、总体电路图及部分单元的电路图参见附加实验报告纸七.实验过程中遇到的问题及解决方法①我...
