学生实验实习报告册学年学期：2019-2020学年□春□秋学期课程名称：数字电路与逻辑设计实验A实验项目：基于FPGA的数字电子钟的设计与实现姓名：康勇学号：2018211580学院和专业：计算机科学学院计算机科学与技术专业班级：04911801指导教师：罗一静重庆邮电大学教务处制括：基本时钟功能，輪心:5QMH凋钟1Bk廿頤農块f曰功
料细T疙弓糕克]Hr
IKKMMHE
iMHz]Wdt5Mi2：曹岀：■dk
HJCrizxkJOzjdk
lHir按键输A计时唳彩uniEn；功t工购钟城〕ftA-lk_lhz
时廿1鹹晌翩_知阳儿卜皿惟吕枚表偉号曾出寸5i科的平«£»蜂唱器]—J捧罔器[朗出習顽恋至忘I
(块I功能珪玄血數岳菅上豆示啻人的食粗铁崔的占)SA动杏出芷七耕sdlk,次虫鬼苕3K
Effi^Eh(30PMLi_ge[3t
r_Elii(J
O]miri_ge|iX)|
fn：k-3-kiv也Sf1伺Nit
k4V14Hl>3LT■KYhxiid|MESliU
J]FTII■]r^i^N0n1
系统顶层模块设计本项目分为四个模块，分别为分频模块、计时模块、数码管动态显示模块、按键消抖模块
功能包整点报时功能，手动校时功能，秒表功能，小数点分割时分秒功能等
设计思路如下：图表1数字时钟系统顶层模块设计思路设计结果：图表2数字时钟系统顶层模块设计电路图2
分频模块电路设计及仿真1)模块功能dic_5qciiis-櫃：昂凰FPEMt-眾按链电乍耳碗在一姦抬电有效｝轴人：独辰岳骨清翠宦专五显开告栄词信号
时分itfef£^审|_51沁输出；秒歪童评芝專信号■
开月1CLR131CLKAIUE1CLKE1Q1Q◎JCLR2QJCLKA2Q3CLK2N-amedk_5fl
OU1dk_lkz门―LfitLDnLfid
