计算机组成原理PrinciplesofComputerOrganization广义双语教学课程http://211
109/skyclass25/青岛理工大学校级精品课程http://jx
cn/ec/C84/异步清零并行置数三态输出的16位寄存器16位寄存器应该有16位的数据输入端口D和数据输出端口Q,还有时钟脉冲CLK、置数控制load、清零clear和输出允许(输出三态门控制)OE等端口16位寄存器的系统框图16位寄存器0Q15Q0D15DCLKOEclearloadVHDL程序异步清零并行置数三态输出的16位寄存器libraryieee;--异步清零并行置数三态输出的16位寄存器useieee
std_logic_1164
all;entityreg16THRisport(clk,clear,load,oe_l:instd_logic;d:instd_logic_vector(15downto0);q:outstd_logic_vector(15downto0));endentityreg16THR;architecturev1ofreg16THRissignalq1:std_logic_vector(15downto0);begin异步清零并行置数三态输出的16位寄存器process(clock,clear)beginif(oe_l='0')thenq