(完整版)数字电路课程设计--数字时钟VIP免费

数字时钟》技术报告概要数字钟是一个将“时”，“分”，“秒”显示于人的视觉器官的计时装置。它的计时周期为24小时，显示满刻度为23时59分59秒。一个基本的数字钟电路主要由秒信号发生器、“时、分、秒、”计数器、译码器及显示器组成。由于采用纯数字硬件设计制作，与传统的机械表相比，它具有走时准，显示直观，无机械传动装置等特点。本设计中的数字时钟采用数字电路实现对“时”、“分”、“秒”的显示和调整。通过采用各种集成数字芯片搭建电路来实现相应的功能。具体用到了555震荡器，74LS90及与非，异或等门集成芯片等。该电路具有计时和校时的功能。在对整个模块进行分析和画出总体电路图后，对各模块进行仿真并记录仿真所观察到的结果。实验证明该设计电路基本上能够符合设计要求！一、系统结构。（1）功能。此数字钟能显示“时、分、秒”的功能，它的计时周期是24小时，最大能显示23时59分59秒，并能对时间进行调整和校对，相对于机械式的手表其更为准确。（2）系统框图。系统方框图1（3）系统组成。1.秒发生器：由555芯片和RC组成的多谐振荡器，其555上3的输出频率由接入的电阻与电容决定。2.校时模块：由74LS03中的4个与非门和相应的开关和电阻构成。3.计数器：由74LS90中的与非门、JK触发器、或门构成相应芯片串接得到二十四、六十进制的计数器，再由74LS90与74LS08相连接而得到秒、分、时的进分别进位。4.译码器：选用BCD锁存译码器4511，接受74LS90来的信号，转换为7段的二进制数。5.显示模块：由7段数码管来起到显示作用，通过接受CD4511的信号。本次选用的是共阴型的CD4511。二、各部分电路原理。1.秒发生器：555电路内部（图2-1）由运放和RS触发器共同组成，其工作原理由8处接VCC，C1处当Uco=2/3Vcc>u11时运放输出为1，同理C2也一样。最终如图3接口就输出矩形波，而形成的秒脉冲。图2-1内部结构图輸A输出宴位莎a口二输出亠晶祥菅T□x0导通1%1匚匚0导通1%•3rc1議止1•3rc保持保持图2-2555功能表2.校时模块:校时模块主要由74LS03中的4个与非门构成（图2-3），由其功能图看得出只要有一个输入端由H到L或者从L到H都会使输出端发生高低变化。因此通过开关的拨动产生高低信号从而对时、分处的计数器起到调数作用。InputsOutputABVLLHLHHHLHHHL图3-374LS03功能图3.计数器：通过74LS90来计数，由14接脚INPUT为秒脉冲信号输入端，从而使输出端到CD4511上产生10进制数，这里相互之间的74LS90的连接能相应的产生60进制和24进制数，由个位到十位是当各位控制的74LS90输出到8、9是Qd变为H，又从9到0是Qd变为低，从而使十位74LS90的14接口输入由H到L进一位（图2-5和图2-7）。关于24进制和60进制的控制是由74LS08控制的，如图2-5所示74LS08控制的是60进制数，当Qb、Qc输出高电平时，即此时数码管显示的60,74LS08的与门输出H，到74LS90的R0（1）、R0（2）从而达到清零的作用，与此同时又到下一时U354s4i：：U3UC-CKAOCKEijQQI14CC10Do9974LS9UkTbrt□□m