---------------------------------精选公文范文--------------------------74x163同步计数器实验报告篇一:100进制计数器实验报告南京信息工程大学数字电路实验报告学号:20111305062班级:11电信2班姓名:杨天星一、引言计数器电路是一种随时钟输入CP的变化,其输出按一定的顺序变化的时序电路,其变化的特点不同可将计数器电路按以下几种进行分类:----------------精选公文范文----------------1---------------------------------精选公文范文--------------------------按照时钟脉冲信号的特点分为同步计数器和异步计数器两大类,其中同步计数中构成计数器的所有触发器在同一个时刻进行翻转,一般来讲其时钟输入端全连在一起;异步计数器即构成计数器的触发器的时钟输入CP没有连在一起,其各触发器不在同一时刻变化。一般来讲,同步计数器较异步计数器具有更高的速度。按照计数的数码变化升降分为加法计数器和减法计数器,也有一些计数器既可实现加计数又可实现减计数器,这类计数器为可逆计数器。按照输出的编码形式可分为:二进制计数器、二—十进制计数器、循环码计数器等。按计数的模数(或容量)分:十进制计数器、十六进制计数、六十进制计数器等。二、主要设计要求利用74LS163设计模为100的计数器一、电路设计和分析----------------精选公文范文----------------2---------------------------------精选公文范文--------------------------1、74LS163逻辑功能表2、芯片特性74LS163为二进制四位并行输出的计数器,它有并行装载输入和同步清零输入端。74LS00为四二输入与非门。74LS20为四输入与非门。3、设计思路用两个模为10的计数器构成模为100的计数器。模为10的计数器实现方法:用一个与非门,两个输入取自QA和QD,输出接清零段CLR。当第9个脉冲结束时,QA和QD都为“1”,则与非门输出为“0”,并加到CLR端,因CLR为同步清零端,此时虽已建立清零信号,但并不执行,只有第10个时钟脉冲到来后74LS163才被清零。4、电路仿真第三章一、实验结果分析----------------精选公文范文----------------3---------------------------------精选公文范文--------------------------1、设计结果该设计可以实现0到99循环计数。2、遇到的问题一开始设计时,只简单完成了2个10位计数器功能,以至于没有考虑到十位清零问题,做出来的是90进制的计数器。3、解决方法将十位163芯片的ENT引脚与QA和QD一起通过与非门接到CLR,这样当计数器到99时就会给一个低电平,使十位清零。第四章1、设计优缺点能实现0到99任意置数并计数。缺点是所用芯片较多,连线复杂。2、课程总结数电实验课程是数字电路学习的实践课程,通过该课程的学习,我体会到理论要与实践结合才能发挥作用,只学习理论并不一定能完成一些实际的设计。看似很简单的题目到真正来做的时----------------精选公文范文----------------4---------------------------------精选公文范文--------------------------候就会出现各种错误,这也提醒我在以后的学习中要多多实践,将学到的理论知识灵活地运用到实践中去,不断提高自己的动手能力。另外在实践中不能想当然的去猜想,一定要通过实践来检测设计的电路是否正确。对于本课程,我希望能在多增加一点课时,熟能生巧,多思考,多动手,才会有真正的收获。篇二:数字电路实验报告数字电路实验报告姓名:张珂班级:学号:10级8班2010302540224实验一:组合逻辑电路分析一.实验用集成电路引脚图1.74LS00集成电路2.74LS20集成电路二、实验内容1、组合逻辑电路分析逻辑原理图如下:图组合逻辑电路分析电路图说明:ABCD按逻辑开关“1”表示高电平,“0”表示低电平;逻辑指----------------精选公文范文----------------5---------------------------------精选公文范文--------------------------示灯:灯亮表示“1”,灯不亮表示“0”。实验分析:由实验逻辑电路图可知:输出X1=AB?CD=AB+CD,同样,由真值表也能推出此方程,说明此逻辑电路具有与或功能。2、密码锁问题:密码锁的开锁条件是:拨对密码,钥匙插入锁眼将电源接通,当两个条件同时满足时,开锁信号为“1”,将锁打...