课设二循环彩灯的电路设计讲解VIP免费

武汉理工大学《专业课程设计（二）》课程设计说明书1彩灯循环控制电路的设计1技术指标设计一种利用发光二极管作为彩灯指示,实现发光二极管依次点亮形成移动的光点,并不断循环的彩灯循环控制电路，要求可以实现彩灯循环的时间可以调节。2设计方案及其比较2.1方案一对于脉冲信号的产生部分的设计，由于产生信号脉冲的方法很多，这里我们选用的是555定时器构成的多谐振荡器。它可以在接通电源后产生一定频率和一定幅值的矩形波，用作脉冲信号源。由于555定时器内部的比较器灵敏度较高，而且采用差分电路形式，用555定时器组成的多谐振荡器，其振荡频率受电源电压和温度变化的影响很小，使得产生的波形更稳定，所以我们选用555定时器组成多谐振荡器。得到的电路图如下：图一时序脉冲信号的产生电路其中，电阻R1、RV2和电容C1构成定时电路，定时电容C1上的电压Vc作为高触发端TH（6脚）和低触发端TL（2脚）的外触发电压。放电端D（7脚）接在R1和R2之间。电压控制端K（5脚）不外接控制电压而接入高频干扰旁路电容（0.01uF）。直接复位端R（4脚）接高电平，使NE555处于非复位状态。武汉理工大学《专业课程设计（二）》课程设计说明书2用示波器观察555定时器组成的多谐振荡器的输出波形如下：图二示波器观察555输出波形对于彩灯控制电路部分的设计，要产生由零位至九位的依次高电平并循环，直接使用具有计数、译码功能的集成芯片CD4017。其电路图如图二所示：图三彩灯控制电路武汉理工大学《专业课程设计（二）》课程设计说明书3将时序脉冲产生电路中555芯片的3号输出管脚接到CD4017的时钟信号输入端（14脚），得到总的电路图如下：图四方案一总的电路仿真图2.2方案二74LS161是常用的四位二进制可预置的同步加法计数器，可以灵活的运用在各种数字电路中，实现分频器等很多重要的功能，合理应用计数器的清零功能和置数功能，一片74LS161可以组成16进制以下的任意进制分频器。74LS138为3线－8线译码器,当一个选通端（E1）为高电平，另两个选通端（E2)和(E3)）为低电平时，可将地址端（A0、A1、A2）的二进制编码在Y0至Y7对应的输出端以低电平译出。方案二电路工作原理：该电路的左边是以555芯片为核心构成的一个多谐振荡电路，借助该电路产生驱动后续芯片的脉冲，该部分电路产生的脉冲周期可以通过改变滑动变阻器RV1的阻值来改变脉冲频率，接下来的电路是以74LS161芯片为核心构成的四位二进制计数器。计数器在计数脉冲的作用下，Q0到Q3的输出从“0000”到“1111”依次变化。将74LS161的Q0、Q1、Q2输出端分别连接到74LS138的地址端A、B、C，在Q0、Q1、Q2的输出从“000”到“111”的过程中，通过译码器之后，输出端Y0-Y7依次输出低电平，再经过反相器，驱动对应的二极管发光。武汉理工大学《专业课程设计（二）》课程设计说明书4方案二的总体电路图如下：图五方案二总的电路仿真图2.3方案三在第二种方案的基础上，改用74LS193作为计数器，74LS193是同步四位二进制可逆计数器，它具有双时钟输入，并具有异步清零和异步置数等功能，能实现加计数和减计数，相对于74LS161来说，它的功能更齐全。74LS193的特点是有两个时钟脉冲（计数脉冲）输入端CPU和CPD。在RD=0、LD＝1的条件下，作加计数时,令CPD＝1,计数脉冲从CPU输入；作减计数时，令CPU＝1，计数脉冲从CPD输入。此外，74LS193还具有异步清零和异步预置数的功能。当清零信号RD＝1时，不管时钟脉冲的状态如何,计数器的输出将被直接置零；当RD＝0,LD＝0时，不管时钟脉冲的状态如何，将立即把预置数数据输入端A、B、C、D的状态置入计数器的QA、QB、QC、QD端，称为异步预置数。将74LS193的Q0、Q1、Q2输出端分别连接到3线－8线译码器74LS138的地址输入端A、B、C，同理，在74LS193的输出端Q0、Q1、Q2从“000”到“111”的过程中，通过译码器之后，输出端Y0-Y7依次输出低电平，再经过反相器，驱动对应的发光二极管D0-D7发光。限流电阻R2的阻值应适宜，太小容易烧坏二极管，太大了二极管不亮或很暗。武汉理工大学《专业课程设计（二）》课程设计说明书5方案三的总体电路图如下：图六方案三总的电路仿真图2.4方案比较方案一：实现该方案只需要两个芯片，并...