1 2 实验一Quartus II 9.0 软件使用入门（基础性实验）一 实验目的1、了解利用Quartus II 9.0 软件开发数字电路的基本流程以及掌握Quartus II 软件的详细操作。2、了解使用VHDL 语言和原理图设计进行HDL 描述的实现方法。3、掌握 Quartus II 9.0 软件开发数字电路的基本设计思路，软件环境参数配置，时序仿真，管脚分配，并且利用JTAG 接口进行下载的常规设计流程。4、掌握使用SIGNALTAP II进行硬件采样的具体过程。二 实验前的准备1、将红色的MODUL_SEL拨码开关组合的1、2、8 拨上， 3、4、5、6、7 拨下，使数码管显示当前模式为：C1。2、检查 JTAG TO USB 转换接口和USB 连接线的连接，并且将JTAG 线连接到核心板上的 JTAG 接口（核心板的第二个十针的插口）处。三 实验要求学习使用 Quartus II 9.0 软件，掌握VHDL 文本描述和原理图描述的RTL 级描述方法，掌握硬件设计方案下载到FPGA 芯片的方法， 掌握嵌入式逻辑分析仪分析硬件信号的方法。四 实验内容1、建立 MUX41A的工程，利用VHDL 语言设计 4 选 1 多路选择器的程序文件，并对其进行编辑，保存，综合。给出各语句的作用的说明。2、给出 VHDL 设计方案的时序仿真波形，根据波形详细描述设计的功能特点。3、锁定引脚（附录1），进行硬件下载测试。4、使用 SIGNALTAP II 对此 4 选 1 多路选择器进行实时测试。5、将实验过程和实验结果的测试详细过程写进实验报告。3 实验二多功能计数器的设计（设计性实验）一 实验目的1、熟悉利用Quartus II 9.0 软件开发数字电路的基本流程以及熟悉Quartus II 软件的操作。2、了解使用VHDL 语言和原理图设计进行HDL 描述的实现方法。3、掌握多功能计数器设计的基本设计思路，软件环境参数配置，时序仿真，管脚分配，并且利用 JTAG 接口进行下载的常规设计流程。4、掌握使用SIGNALTAP II进行硬件采样的具体过程。二 实验前的准备1、将红色的MODUL_SEL拨码开关组合的1、2、8 拨上， 3、4、5、6、7 拨下，使数码管显示当前模式为：C1. 2、检查 JTAG TO USB 转换接口和USB 连接线的连接，并且将JTAG 线连接到核心板上的 JTAG 接口（核心板的第二个十针的插口）处。三 实验要求设计一个含异步清零，同步使能，进位输出的4 位 12 进制计数器的VHDL 实现方案。四 实验内容1、建立 CNT12B 的工程， 利用 VHDL 语言设计多功能计数器的程序文件，并对其进行编辑，保存...
