基于FPGA的自动打铃器设计毕业设计VIP免费

基于 FPGA 的自动打铃器的设计学院电 子 工 程 学 院学号11111010103 班级A1121 班专业电 子 信 息 工 程姓名何树良指导 教 师罗静目录第一章绪论 ................................. 4矚慫润厲钐瘗睞枥庑赖。1.1 选题目的 ....................................................................... 4聞創沟燴鐺險爱氇谴净。1.2 FPGA 的发展历程 .................................................. 4残骛楼諍锩瀨濟溆塹籟。1.2.1 FPGA 的优点 ....................................................... 5酽锕极額閉镇桧猪訣锥。1.3 器件及工具介绍 ..................................................... 5彈贸摄尔霁毙攬砖卤庑。1.3.1 QuartusⅡ设计步骤 ............................................. 5謀荞抟箧飆鐸怼类蒋薔。第二章系统方案设计......................... 5厦礴恳蹒骈時盡继價骚。2.1 设计方案分析与选择 ................................................... 5茕桢广鳓鯡选块网羈泪。2.2 自动打铃器总体构成 ................................................... 6鹅娅尽損鹌惨歷茏鴛賴。2.3 分频模块设计 ............................................................... 7籟丛妈羥为贍偾蛏练淨。2.4 消抖模块设计 ............................................................... 8預頌圣鉉儐歲龈讶骅籴。2.5 时钟模块设计 ............................................................... 8渗釤呛俨匀谔鱉调硯錦。2.5.1 秒计数模块 .......................................................... 9铙誅卧泻噦圣骋贶頂廡。2.5.2 分计数模块 .......................................................... 9擁締凤袜备訊顎轮烂蔷。2.5.3 时计数模块 ........................................................ 10贓熱俣阃歲匱阊邺镓騷。2.5.4 调时模块 .................................................................. 11坛摶乡囂忏蒌鍥铃氈淚。2.6 闹钟模块设计 ............................................................. 12蜡變黲癟報伥铉锚鈰赘。2.6.1 定时模块 ............................................................ 12買鲷鴯譖昙膚遙闫撷凄。2.6.2 比较模块 ....................................................