2011-4-61PCI Express物理层一致性测试项目2011-4-62PCI Express物理层电参数测量–损耗与抖动2011-4-63PCI Express物理层电参数测量仪器设置测试主板/MCH/系统:–需要使用GoldenReference的负载板–测试夹具CLB支持x1x4 x8 x16 PCI-Ex将相关的测试点引导出来供连接到示波器进行信号采集–需要使用6GHz或以上带宽的示波器–运行PCI-Ex的一致性测试软件2011-4-64PCI-E测试结果时间测量: 眼宽 上升/下降时间 UI 数据率差分对时延偏差幅度测量: 眼高 差分输出电压 高幅度 低幅度 共模AC与DC电压 预加重幅度等抖动测量: Rj/Dj分离BER 250个连续周期的Median-Max Outlier JitterBER10-12时的眼睛睁开度 TIE PLL TIE抖动趋势 抖动频谱Bath-Tub曲线PCI-Ex模板与参数通过失败检验2011-4-65PCI-E物理层信号完整性测试小结了解PCI-E 测试规范–PCI-E 1.0/1.1/2.0选择合适的测试点–TxRx选择合适的测试连接–探头直接连接测试夹具连接选择合适的测试仪器–带宽采样率采集内存选择测试软件–PCI-SIG提供测试仪器公司提供PCI-E信号完整性分析方法–眼图分析抖动分析误码分析2011-4-66内容高速信号故障发现和定位技巧高速差分LVDS的测试方法高速串行总线的信号完整性测试高速标准总线的测试方法和实例PCIExpressDDR总线测试2011-4-67SDRAM演化Chart courtesy of Qimonda2011-4-68设计挑战Design challenges confronting the board designer can be summarized as follows:??Routing requirements??Power supply and decoupling which includes the DDR devices and controller the termination rail generation VTT and reference generation VREF??Proper termination for a given memory topology2011-4-69SSTL信号2011-4-610DDR总线中的信号完整性问题Reflection–Via–Reference–Trace branch/StubS/H violation–Skew–Slew rateJitter–Clock–Power/Noise2011-4-611信号的探测…2011-4-612DDR的测量项目R/w LatencySetup Hold TimeSlew RatesClock to Strobe SkewStrobe to Data SkewClock Variation JitterEye Diagrams Jitter -Noise2011-4-613DDR Setup and Hold Base MeasurementsMeasure from low to high on the source waveforms rather than midpoint to midpoint. These are ―base‖measurements. According to JEDEC specifica...
