正文： 有关内存优化的文章其实已经有很多了，可能大家都没觉得没什么了不起的，不就是那几个参数吗？这还用讲？但是，我相信 90% 以上的人并没有完全真正理解那些时序参数的含义。我敢说，目前很多的优化原则都是有问题的，甚至有误导的倾向！ 本人在此之前曾有一篇专门探讨内存原理与相关参数的大型专题（文章发表于《电脑高手》），其中所讲到的一些原理其实对优化就有很大的启发意义。的确，虽然在 BIOS 中就是那么几个可以调节的内存时序参数，但如果不正确了解它们的意思，并不是每个人都知道如何正确的调节。有人可能会说，这有什么难的，与时序相关的时序参数，肯定都是越小越好呀，错！这就是我今天要着重讲到的问题。 1、认识内存相关工作流程与参数 首先，我们还是先了解一下内存的大体结构工作流程，这样会比较容量理解这些参数在其中所起到的作用。这部分的讲述以 SDRAM为例，因为时序图看起来会简单一些，但相关概念与 DDR SDRAM的基本相同。 SDRAM的内部是一个存储阵列，将数据“填”进去，你可以它想象成一张表格。和表格的检索原理一样，先指定一个行（Row），再指定一个列（Column），我们就可以准确地找到所需要的单元格，这就是内存芯片寻址的基本原理。对于内存，这个单元格可称为存储单元,那么这个表格（存储阵列）叫什么呢？它就是逻辑Bank（Logical Bank，下文简称L-Bank）。 SDRAM 内部L-Bank 示意图，这是一个 8X8 的阵列，B 代表 L-Bank 地址编号，C 代表列地址编号，R 代表行地址编号。如果寻址命令是 B1、R2、C6，就能确定地址是图中红格的位置 目前的内存芯片基本上都是 4个 L-Bank设计，也就是说一共有 4个这样的“表格”。寻址的流程也就是——先指定 L-Bank地址，再指定行地址，然后指列地址最终的确寻址单元。 在实际工作中，L-Bank地址与相应的行地址是同时发出的，此时这个命令称之为“行有效”或“行激活”（Row Active）。在此之后，将发送列地址寻址命令与具体的操作命令（是读还是写），这两个命令也是同时发出的，所以一般都会以“读/写命令”来表示列寻址。根据相关的标准，从行有效到读/写命令发出之间的间隔被定义为tRCD，即 RAS to CAS Delay（RAS至 CAS延迟，RAS就是行地址选通脉冲，CAS就是列地址选通脉冲），大家也可以理解为行选通周期。tRCD是SDRAM的一个重要时序参数，可以通过主板 BIOS经过北桥芯片进行调整。广义的tRCD以时钟周期（tCK，Clock Time）...
