哈尔滨工业大学 数字时钟的设计与仿真 目录 1 ．设计要求 2 . 总电路图及工作原理 3 .电路组成介绍 3.1 脉冲形成电路 3.2 分频电路 3.3 60 进制计数器及显示电路 3.4 24 进制计数器及显示电路 3 .5 时间设置电路 4 . 电路的测试 5 . 分析与评价 附录：元器件清单 1.设计要求 本次设计任务是要求用Mu ltisim10.0 软件设计一个数字时钟电路，即用数字显示出时间结果。设计要求如下： (a)以数字形式显示时、分、秒。 (b)小时计时采用24 进制的计时方式，分、秒采用60 进制的计时方式。 (c)要求能够对时钟进行时间设置。 2. 总电路图及工作原理 数字时钟的总电路图如下所示： 数字时钟工作原理：数字时钟电路由 555 振荡发生器、分频器、两个60 进制分秒计数器、一个24 进制小时计数器以及 6 个数字显示器组成。电路工作时由 555 振荡器产生频率为 1000HZ 的脉冲，经由三个74LS90D 构成的千分频的分频器得到频率为 1HZ 的脉冲，脉冲输入计数电路(分秒由 60 进制计数电路计数，小时由 24 进制计数电路计数),然后将相应数字显示到数字显示器上即所要显示的时间。另外，时钟的时间设置可以通过三个与单刀双掷开关相连的时钟信号发生器来实现。 电路的设计流程图如下所示 3 .电路组成介绍 3.1 脉冲形成电路 脉冲形成电路为555 计时器组成的振荡电路。考虑到时钟对精度要求较高，故在时钟电路中由555 振荡电路产生频率为1KHz 的脉冲信号，然后经过千分频的分频器分频产生1Hz 脉冲。555 振荡器的参数确定：T=0.7(R1+R2)C=1ms，f=1/t=1KHZ，故可令R1=5kΩ,R2=5KΩ,C=100nF。(以上设置在实际仿真的时候速度过慢，故在实际仿真中) 脉冲形成电路如下所示： 时显示器 分显示器 秒计数器 时计数器 分计数器 秒显示器 时间设置电路 分频器 脉冲形成电路 3.2 分频电路 分频电路是三个用十进制计数器74LS90 串联而成的千分频的分频器。分频原理是在 74LS90 的输出端子中，从低位输入 10 个脉冲才从高位输出 1 个脉冲，这样一片 74LS90 就可以起十分频的作用，三个74LS90 串联就构成了千分频的电路，输出的便是1HZ 的标准脉冲信号。 分频电路如下所示： 3.3 60 进制计数器及显示电路 在数字时钟电路中，分与秒的计数电路是由两个74LS90D 组成的60 进制的计数电路实现的。在下图中，U9 是十进制计数器，U9 的QD 作为十进制的进位信号，74ls 90 计数器是十进...
