TI_C64+_EDMA3VIP专享VIP免费

DM 8168 EDM A3 1 ． 介绍 1.1 概述 EDMA3 控制器的基本用处是：在器件上两个内存映射的从终端之间完成用户可编程的数据传输。 典型用法（但不限于）如下：  服务软件驱动的页传输（例如：从外部内存（比如：DDR2）传输到芯片内的内存（比如：DSP L2 SRAM））。  服务事情驱动的外设，比如：串口  减轻CPU 或DSP 的数据传输任务。 EDMA3 控制器在结构上与先前的EDMA2（在TMS320C621x/671x DSP 和TMS320C64x DSP上）控制器有所不同。 EDMA3 控制器由2 个主要模块组成：  EDMA3 通道控制器（EDMA3CC）  EDMA3 传输控制器（EDMA3TC） EDMA3 通道控制器（EDMA3CC）充当EDMA3 控制器的用户接口，EDMA3CC 包括：参数RAM（PaRAM）通道控制寄存器、中断控制寄存器。EDMA3CC 负责软件请求或外设事件的优先级管理，向传输控制器发布传输请求（TRs）。 EDMA3 传输控制器（EDMA3TC）依附于EDMA3 通道控制器，负责数据传输，EDMA3TC向编程传输的源和目的地址发布读写请求。这些操作对用户来说是透明的。 1.2 特征 EDMA3 通道控制器有如下特点：  全正交（Fully Orthogonal）传输描述  3 维传输  A-同步传输：每个事件有1 维服务  AB-同步传输：每个事件有2 维服务  在源和目的上有独立的索引  链接特征，使得可以进行基于一个事件的3-D 传输。  灵活的传输定义  增量或FIFO 传输寻址模式  连接机制支持自动PaRAM 集的更新  链接特征支持对一次事件响应多次传输  产生中断  传输完成  错误条件  错误条件仅路由到Cortex-A8  多达8 个中断输出，以支持多核。  Debug 时的可见性：  队列水标（water marking）/阈值（threshold）  错误和状态记录以方便调试  64 个DMA 通道  事件同步  人工同步（CPU 写事件设置寄存器）  链接同步（一个传输的完成触发另一个传输）  支持可编程DMA 通道与PaRAM 的映射  8 个QDMA 通道  QDMA 通道随着将参数写到PaRAM 集设置入口，而自动触发  支持可编程QDMA 通道与PaRAM 的映射。  512 个PaRAM 集  一个PaRAM 集用于一个DMA 通道、QDMA 通道或连接集（link set，用于被连接）  4 个传输控制器/事件队列，可以编程这些队列的系统级优先级。（可能的系统优先级见器件的数据手册）  每个事件队列有16 个事件入口...