VHDL实验4选1多路选择器VIP专享VIP免费

1 VHDL 实验报告 学院: 理学院 专业： 电子信息科学与技术 班级：电科091 姓名 学号 实验组 实验时间 12.23 指导教师 李良荣 成绩 实验项目名称 4 选1 多路选择器 实验目的 1、通过4 选1 多路选择器的设计，熟悉ALTERA 公司EDA 设计工具软件QuartusII 5.1 的VHDL 文本设计流程。 2、 熟悉文本输入及仿真步骤。掌握硬件描述语言和自顶向下的电子设计； 3、掌握VHDL 的基本语法和书写格式；掌握QUARTUS Ⅱ的使用和调试方法； 4、设计电路，实现电路的4 选1 多路选择器 选择 功能，并下载运行。 5、初步了解可编程器件设计的全过程。 实验原理 选择器常用于数字信号的切换，四选一选择器可以用于 4 路信号的切换。四选一选择器有 4 个输入端 input（0）-input（3）、2 个信号控制端 a,b及一个信号输出端 y。当 a,b 输入不同的选择信号时，就可以使 input（0）-input（3）中的一个输入信号与输出 y 端口接通。 用拨码开关作四位数据及两位控制端的输入，LED 作输出，通过拨码开关组成控制输入端 s1 和s0 不同组合，观察 LED 与数据输入端 a,b,c,d 的关系，验证 4 选一数据选择器设计的正确性。 2 仪器 1 、PC 机，1 台 2 、ＱuartusII 系统 实验内容 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY mux4a1 IS PORT(input:IN STD_LOGIC_VECTOR(3 DOWNTO 0); a,b:IN STD_LOGIC; --输入信号 y:OUT STD_LOGIC); --输出信号 END ENTITY mux4a1; ARCHITECTURE rtl OF mux4a1 IS SIGNAL sel:STD_LOGIC_VECTOR(1 DOWNTO 0); BEGIN sel<=b&a; --并置操作，获得二维矢量数据类型 PROCESS(input,sel)IS BEGIN IF (sel="00")THEN y<=input(0); ELSIF(sel="01")THEN y<=input(1); ELSIF(sel="10")THEN y<=input(2); ELSE y<=input(3); 3 END IF; END PROCESS; PROCESS 进程语句结束 END ARCHITECTURE rtl; 实验 步骤与数据 1．实验源程序如下： 8 2. 创建文件夹，保存文件。 4 3.选择芯片为 ‘EP1C6Q240C8’。 5 4. 完成设置，显示文件信息。从显示中我们看到项目和实体名为：MUX4A1，其中只有一个文件，芯片为 Cyclone 系列的EP1C6Q240C8。 6 5.运行通过 6.运行后的 RTL 视图 7 7.波形分析 (1)添加文件和引脚。 8 (2)设置输入信号。可以对输入进行设置. 结果分析：当b='0',a='0'时候，选择出in...