第 一 章端 口整合模块端 口 A，B和K为通用I/O接口端 口 E整合了IRQ，XIRQ中断输入端 口 T整合了1个定时模块端 口 S整合了2个SCI模块和1个SPI模块端 口 M 整合了1个MSCAN端 口 P整合了 PWM模块，同时可用作外部中断源输入端 口 H 和 J为通用I/O接口，同时可用作外部中断源输入端 口 AD整合了1个16位通道ATD模块大部分I/O引脚可由相应的寄存器位来配置选择数据方向、驱动能力，使能上拉或下拉式装置。当用作通用 IO口时，所有的端 口都有数据寄存器和数据方向寄存器。对于端 口T,S,M,P,H,和 J有基于每个针脚的上拉和下拉控制寄存器。对于端 口 AD有基于每个针脚的上拉寄存器。对于端 口A、B、E和 K，有一 个基于端 口的上拉控制寄存器。对 于 端 口 T, S, M, P, H, J, 和AD， 有 基 于 每 个 针 脚 的 降 额 输 出 驱 动 控 制 寄存 器 。对 于 端 口 A, B, E, 和K，有 一 个 基 于 端 口 的 降 额 输 出 驱 动 控 制 寄 存 器 。对 于 端 口 S、 M， 有 漏 极 开 路 （线或）控 制 寄 存 器 。对 于 端 口 P、 H 和J，有 基 于 每 个 针 脚 的 中断标志寄 存 器 。纯通用IO端 口 共计有 41个 ， 分别是：PA[7:0]PB[7:0]PE[6:5]PE[3:2]PK[7,5:0]PM[7:6]PH[7:0] (带中断输 入)PJ[7:6] (带中断输 入)PJ[1:0] (带中断输 入)第 二 章脉 冲 宽 度 调 制 模 块XS128具有8位8通道的PWM，相邻的两个通道可以级联组成16位的通道。PWMEPWME：：PWM通道使能寄存器。PWMEx=1将立即使能该通道PWM波形输出。若两个通道级联组成一个16位通道，则低位通道（通道数大的）的使能寄存器成为该级联通道的使能寄存器，高位通道（通道数小的）的使能寄存器和高位的波形输出是无效的。PWMPOLPWMPOL：：PWM极性寄存器。PPOLx=1，则该通道的周期初始输出为高电平，达到占空比后变为低电平；相反，若PPOLx=0，则初始输出为低电平，达到占空比后变为高电平。PWMCLKPWMCLK：：PWM时钟源选择寄存器。0、1、4、5通道，PCLKx=0使用ClockA，PCLKx=1使用ClockSA；2、3、6、7通道，PCLKx=0使用ClockB，PCLKx=1使用ClockSB。ClockA、ClockB由下面的PWMPRCLK设置。PWMPRCLKPWMPRCLK：：PWM预分频时钟源选择寄存器。控制ClockA、ClockB的值。PWMCAEPWMCAE：：PWM中心对齐使能寄存器。CAEx=1，该通道为中心对齐；CAEx=0，该通道为左对齐。...
