如何使用Modelsim SE 进行门级仿真 仿真分为功能仿真和时序仿真两部分，其中功能仿真是最基本的仿真验证，它只能仿真设计中的逻辑功能。通过功能仿真，可以验证整个系统的逻辑功能是否正确。用户可以通过观看仿真的波形来对系统的逻辑功能进行分析，并可以以此为依据，对设计进行必要的修改和完善。布局布线以前的仿真都称为功能仿真，它包括综合钱仿真(Pre-Synthesis Simulation)和综合后仿真(Post-Synthesis Simulation)。综合前仿真主要针对基于原理图框图设计，综合后仿真既适合原理图框图设计，也适合与 HDL 语言的设计。 时序仿真(后仿真,gate level simulation) 时序仿真使用布局布线后期间给出的模块和连线的延时信息，在最坏的情况下对电路的行为作出实际的评估。时序仿真使用的仿真器和功能仿真使用的仿真器是相同的，所需的流程和激励也是相同的，唯一的差别是进行时序仿真时加载到仿真器时的信息多了一个延时信息，而在最后的仿真结果的波形图中，时序仿真后的信号加载了时延，而功能仿真没有。 从以上来看，时序仿真是整个开发流程中十分重要的一环，我曾经由于不重视时序仿真而导致整个设计非常的不稳定。而 Modelsim 上手也有一定难度，故在此做一下记录，为大家节省点时间。 这里主要来说明一下如何使用Quartus II + Modelsim 来进行时序仿真。 首先说一下环境：我这里使用的是Quartus II 11.0 && Modelsim SE 10.0c 目的：在 Quartus 中写好的代码，编译过之后，可以自动进行时序仿真。 以下为设置步奏： 打开或者新建一个项目，这里为了节省时间，直接用以前的项目了然后进行完全编译。 其它的，按照图片顺序来进行即可… 然后就是一大堆弹出的窗口，仿真已经在进行着了。(这个……其实会出错的，因为你后面还有那么一点点东西需要搞定，需要动脑子噻…接着往下走着) 当然，仅仅这些是不能让仿真顺利进行的。 整理一下，从软件环境获取来说，Modelsim SE 10.0 的安装包并不好找，好在在黑金动力社区我找到了一份，大家可以到那里去下载。 Qu artu s 11.0 乃至 12.0 都可以直接从 altera 官网获取。 比较容易忽视的就是testbench 的指定和仿真库的编译，这才是最容易导致仿真出错的地方。 Testbench 的编写，要自己找资料来进行，简易的testbench，照着写，十来分钟就搞定了。下面再截图说明一下仿真库的编译。 仿真库的编译和选择器件有关，和是否使用宏组件以及 IP 核有...
