1ESDESD定义：(原理)ESD预防(事例)研发研发ESDESD设计设计ESD培训讲师：比特兴科技有限公司--祖常亮4测试环境:温度15~35,℃湿度30%~60%ESD：静电放电，考察设备在接收外界静电源（如带电人体、带电设备等）所产生的直接放电或静电场干扰时的抵抗能力。Tr约为0.7至1ns，因上升时间非常短，根据傅利叶变换，其产生干扰的频率可以延伸至500MHz静电放电ESD：Electrostaticdischarge直接放电：又包含接触放电和空气放电接触放电主要针对设备表面的金属裸露部分进行。空气放电主要针对设备表面覆盖有绝缘物质的地方进行，入喷有绝缘漆等。直接放电主要模拟人体或其他带电源直接对设备放电的现象。间接放电：只包含接触放电对水平耦合板和垂直耦合板进行放电，耦合板距离设备一定距离，耦合板通过两个470k欧姆的电阻接地，所以当对耦合板放电时，耦合板上的静电不会马上泄放到地，而以耦合板为静电源形成一静电场，对设备进行干扰。模拟设备抗静电场干扰的能力ESD测试方法：5ESD定义ESD：英文ElectricalStaticDischarge的缩小，中文释为静电放电.ESD定义：电荷从一个物体转移到另一个物体。处于不同电位的物体间静电荷出现快速转移。。电荷积累快速放电6ESD三要素静电放电：指具有不同静电电位的物体由于直接接触或静电感应所引起的物体之间静电电荷的转移（Electro-Static-Discharge）．通常指在静电场的能量达到一定程度之后，击穿其间介质而进行放电的现象．ESD三要素，缺少任何一个都构不成ESD问题。干扰源敏感设备耦合途径7IncreaseaftertheESDSuppressorESDdiagram静电波形及参数8ESD硬件1。结构把端口的地与金属壳相连接而加大ESD的泄放空间9ESD硬件2。结构103。结构ESD硬件螺丝钉要避免伸入机构内成为天线（方法截断，换小号螺丝，嗍胶螺丝）114。结构ESD硬件把端口的地与金属壳相连接而加大ESD的泄放空间(左)ESD从隙缝窜进内部对PCB的IC放电(右)机壳内加一道辅助接地保护电路板12塑壳内层喷导电漆屏蔽ESD硬件5。结构高速线（如电源线，排线等）尽量远离金属位置（地），把电源线与地隔离开6。结构13谈到系统产品的静电防制设计,必须从印刷电路板(PCB)开始做ESD的保护.在印刷电路板上也有三种容易造成ESD失误状态如下:ESD电流直接流经受害电路组件的接脚造成永久性损坏:此类模式系由外部组件(如键盘,或I/O界面的连接器)直接联机带入ESD突波电流.要预防这种直接伤害,即使用并联一颗高分子聚合物ESDA-05静电抑制器,串联一颗电阻或并联电容在这些电路上就可以限制流经IC的ESD电流.ESD电流流经地回路造成重置或损坏:大部份的设计者都假设其电路接地为低阻抗,经ESD脉充电流通过,IC接地的阻抗极容易产生地电位跳动(GroundBounce),这种地弹跳会使IC重置或锁定,IC如被锁定时非常容易被供应的电源摧毁.电磁场间接耦合:例如垂直板与水平板之放电,使电路造成重置,对于高阻抗组件曾经有损坏之报告,这种失效模式与PCB环路面积,机构屏蔽好坏而定.预防护这种ESD可以从机构屏蔽和PCB设计布线着手.ESD硬件ESD设计14ESD硬件原理图ESD设计15原理图ESD设计ESD硬件PCB上用箝制电路或突波吸收ESD静电抑制器抑制瞬间高压16ESD硬件PCB布局架构对突波I/O端抑制电路原理图ESD设计17ESD硬件原理图ESD设计以低通ESD滤波及突波ESD吸收器方式疏导ESD能量18ESD硬件原理图ESD设计I/O控制信号加ESD静电抑制器保护19（RESET）复位电路设计ESD硬件原理图ESD设计20ESD硬件原理图ESD设计21ESD硬件原理图ESD设计ESD硬件22原理图ESD设计ESD硬件23原理图ESD设计ESD硬件24原理图ESD设计ESD硬件PCB上用IR（遥控）电路或突波吸收ESD静电抑制器抑制瞬间高压251层4层ESD硬件PCBLayout26ESD硬件PCBLayout地层27环绕地地孔越多越好，并使每层地紧密连合一起ESD硬件PCBLayout28ESD硬件PCBLayout接地包括接地、信号接地等。接地体的设计、地线的布置、接地线在各种不同频率下的阻抗等，不仅涉及产品或系统的电气安全，而且关联着电磁兼容和其测量技术。良好的接地可以保护设备或系统的正常操作以及人身安全，可以消除各种电磁干扰和雷击，ESD等。所以接地设计是非常重要的，但也是难度较大的课题。地线的种类很多...
