第二章设ｘ＝ 2010×0.11011011, ｙ＝ 2100×( －0.10101100),求ｘ＋ｙ。[ 解:]为了便于直观理解, 假设两数均以补码表示, 阶码采用双符号位, 尾数采用单符号位, 则它们的浮点表示分别为[ ｘ] 浮＝ 00 010, 0.11011011[ ｙ] 浮＝ 00 100, 1.01010100<1> 求阶差并对阶△ E＝Eｘ－ Eｙ＝ [E ｘ] 补＋ [ －Eｙ] 补＝ 00 010 ＋11 100 ＝ 11 110即△ E 为－ 2, ｘ的阶码小 , 应使 Mｘ右移两位 ,E ｘ加 2, [ ｘ] 浮＝ 00 100,0.00110110(11)其中 (11) 表示 Mｘ右移 2 位后移出的最低两位数。<2> 尾数求和0. 0 0 1 1 0 1 1 0 (11)＋1. 0 1 0 1 0 1 0 0────────────────1. 1 0 0 0 1 0 1 0 (11)<3>规格化处理尾数运算结果的符号位与最高数值位同值, 应执行左规处理, 结果为1.00010101(10),阶码为 00 011 。<4>舍入处理采用 0 舍 1 入法处理 , 则有1. 0 0 0 1 0 1 0 1＋ 1────────────────1. 0 0 0 1 0 1 1 0<5>判溢出阶码符号位为00, 不溢出 , 故得最终结果为ｘ＋ｙ＝ 2011×( －0.11101010)第三章存储器1、课本作业： P101： 3，4 题2. 、已知 cache / 主存系统效率为85% ，平均访问时间为60ns，cache 比主存快 4 倍，求主存储器周期是多少？cache 命中率是多少？解：因为： t a = t c / e所以：t c = t a×e = 60×0.85 = 510ns (cache存取周期) tm = t c×r = 510 ×4 = 204ns (主存存取周期 ) 因为： e = 1 / [r+(1– r)H] 所以： H = 2.4 / 2.55 = 0.94 3、SRAM芯片有 17 位地址线和4 位数据线。用这种芯片位32 位字长的处理器构成1M×32 位的存储器， 并采用模块板结构。问（1）若每个模块板为256K×32 位，需要几块板？（2）每块板内共需多少片这样的芯片。（3）整个存储器需用多少这样的芯片。（ 4）哪些地址线作为片选信号线。第四章指令系统1、指令格式如下所示，其中OP 为操作码，试分析指令格式特点。 18 12 10 9 5 4 0 OP ———源寄存器目标寄存器解：（1）单字长二地址指令。（2）操作码字段OP可以指定 27=128 条指令。（3）源寄存器和目标寄存器都是通用寄存器（可分别指定32 个），所以是 RR型指令，两个操作数均存在寄存器中。（4）这种指令结构常用于算术逻辑类指令。2、指令格式如下所示，OP为...
