电脑桌面
添加小米粒文库到电脑桌面
安装后可以在桌面快捷访问

计算机组成原理试验报告_八位补码加减法器的设计与实现

计算机组成原理试验报告_八位补码加减法器的设计与实现_第1页
1/23
计算机组成原理试验报告_八位补码加减法器的设计与实现_第2页
2/23
计算机组成原理试验报告_八位补码加减法器的设计与实现_第3页
3/23
. . . . .下载可编辑 . 计算机科学与技术学院计算机组成原理实验报告书实 验 名 称八位补码加 /减法器的设计与实现班级学号姓名指 导 教 师日期成绩. . . . .下载可编辑 . 实验 1 八位补码加 / 减法器的设计与实现一、实验目的1.掌握算术逻辑运算单元 (ALU)的工作原理 。2.熟悉简单运算器的数据传送通路。3.掌握 8 位补码加 / 减法运算器的设计方法 。4.掌握运算器电路的仿真测试方法二、实验任务1.设计一个 8 位补码加 / 减法运算器(1)参考图 1,在 QUARTUS II 里输入原理图 ,设计一个 8 位补码加 / 减法运算器 。(2)创建波形文件 ,对该 8 位补码加 / 减法运算器进行功能仿真测试。(3)测试通过后 ,封装成一个芯片 。2.设计 8 位运算器通路电路参考下图 ,利用实验任务 1 设计的 8 位补码加 /减法运算器芯片建立运算器通路 。3.利用仿真波形 ,测试数据通路的正确性 。设定各控制信号的状态 ,完成下列操作 ,要求记录各控制信号的值及时序关系 。(1) 在输入数据IN7~IN0上输入数据后 ,开启输入缓冲三态门,检查总线BUS7~BUS0 上的值与 IN0~IN7 端输入的数据是否一致 。(2)给 DR1 存入 55H,检查数据是否存入 ,请说明检查方法 。(3)给 DR2 存入 AAH ,检查数据是否存入 ,请说明检查方法 。(4)完成加法运算 ,求 55H+AAH , 检查运算结果是否正确,请说明检查方法。(5)完成减法运算 ,分别求 55H-AAH 和 AAH-55H ,检查运算结果是否正确 ,请说明检查方法 。(6)求 12H+34H-56H ,将结果存入寄存器R0,检查运算结果是否正确 ,同时检查数据是否存入 ,请说明检查方法 。. . . . .下载可编辑 . 三、实验要求(1)做好实验预习 ,掌握运算器的数据传送通路和ALU 的功能特性 。(2)实验完毕 ,写出实验报告 ,内容如下 :①实验目的 。②实验电路图 。③按实验任务 3 的要求 ,填写下表 ,以记录各控制信号的值及时序关系。表中的序号表示各控制信号之间的时序关系。要求一个控制任务填一张表,并可用文字对有关内容进行说明。序号nsw-bus nR0-BUS LDR0 LDR1 LDR2 m nalu-bus IN7~IN0 BUS7~BUS0 ④仿真波形及仿真结果的分析方法、分析过程和分析结果 。⑤实验体会与小结 。四、实验预习内容1.实验电路设计原理及思路说明本实验利用基本逻辑门电路设计一位全加器(FA), 如表 1:表 ...

1、当您付费下载文档后,您只拥有了使用权限,并不意味着购买了版权,文档只能用于自身使用,不得用于其他商业用途(如 [转卖]进行直接盈利或[编辑后售卖]进行间接盈利)。
2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。
3、如文档内容存在违规,或者侵犯商业秘密、侵犯著作权等,请点击“违规举报”。

碎片内容

计算机组成原理试验报告_八位补码加减法器的设计与实现

确认删除?
VIP
微信客服
  • 扫码咨询
会员Q群
  • 会员专属群点击这里加入QQ群
客服邮箱
回到顶部