状态检测机verilog

哈尔滨工业大学 电气工程及其自动化 1 Harbin Institute of Technology 数字电子技术基础 课程名称：数字电子技术课程大作业 设计题目：基于 Verilog HDL 语言的 状态检测机设计 院系：电气工程及其自动化 班级： 设计者： 学号： 指导教师： 设计时间： 2011.12.06 哈尔滨工业大学 数字电子技术基础状态检测机设计 2 目录 第一章 引言………………………………..…………………...…3 1.1 状态机简介………………………………..….…….………...3 1.2 状态检测…….………...………………………………………..3 1.3 Verilog HDL 硬件描述语言简介……………..…………..……4 1.4 Verilog HDL 硬件描述语言主要功能简介……………………..4 第二章 状态检测机设计……………..……………...…….………6 2.1 状态检测机设计要求………………….……………………...6 2.2 状态检测机设计思路……………….………………...............6 2.3 利用 Qu artu s II 软件仿真实现…………………………………6 2.3.1 电路变量分析………………………………………………6 2.3.2 新建工程 moore……………………………………………7 2.3.3 设计输入………………………………………...………...7 2.3.4 Verilog 语言描述…………………………………………...7 2.3.5 仿真电路图………………………………………………...8 2.3.6 状态装换图…………………………………………………9 2.3.7 创建波形文件………………………………………………9 2.3.8Qu artu s II 仿真设置……………………………….………..10 2.3.9 仿真结果………...………………………………………….10 第三章 总结…………………………………………….…….……1 1 参考文献…………………………………………………..……….…1 2 数字电子技术基础状态检测机设计 3 第一章引言 1 .1 状态机简介 有限状态机是绝大部分控制电路的核心结构。有限状态机是一种概念性机器，它能采取某种操作来响应一个外部事件。具体采取的操作不仅能取决于接收到的事件，还能取决于各个事件的相对发生顺序。之所以能做到这一点，是因为机器能跟踪一个内部状态，它会在收到事件后进行更新。为一个事件而响应的行动不仅取决于事件本身，还取决于机器的内部状态。另外，采取 的行动还会决定并更新机器的状态。这样一来...