各种电平知识总结噪声容限（Noise Margin）是指在前一极输出为最坏的情况下，为保证后一极正常工作，所允许的最大噪声幅度 。 CMOS 芯片的噪声容限比 TTL 通常大，因为 VOH 是离电源电压较近，并且最小值是离零较近。噪声容限越大说明容许的噪声越大，电路的抗干扰性越好。高电平噪声容限=最小输出高电平电压-最小输入高电平电压=VOH-VIH低电平噪声容限=最大输入低电平电压-最大输出低电平电压=VIL-VOL噪声容限=min{高电平噪声容限，低电平噪声容限}这里主要总结了 TTL、CMOS、RS232、RS485 和 RS422 电平的相关知识：TTL 电平：TTL 集成电路的全名是晶体管-晶体管逻辑集成电路（Transistor-Transistor Logic),主要有 54/74 系列标准 TTL、高速型 TTL（H-TTL）、低功耗型 TTL（L-TTL）、肖特基型 TTL（S-TTL）、低功耗肖特基型 TTL（LS-TTL）五个系列。TTL 电路是电流控制器件，TTL 电路的速度快，传输延时短，但是功耗较大（1～5mA/门）；TTL 一般可以提供 25mA 的驱动能力，而 CMOS 只能提供 10mA 左右的驱动能力；TTL电平一般过冲都会比较严重，在电路中可以串 22 或 33 欧姆电阻（过冲：在某一时刻本应该为低电平时，由于下降沿不够理想，该时刻仍然是高电平，主要原因是高电平太高，不能及时下降至低电平，串接电阻可以降低电压）；TTL 电平输入引脚悬空时认为是高电平，悬空相当于接了一个无穷大的电阻；若要下拉应使用 1K 以下的电阻下拉，因为由 TTL 门电路的输入端负载特性可知，只有在输入端接的串联电阻小于 910 欧时，它输入来的低电平信号才能被门电路识别出来，串联电阻再大的话输入端就一直呈现高电平；TTL 输出不能驱动 CMOS输入，主要是因为 TTL 的 VOH 不一定大于 CMOS 的 VIH；CMOS 输出可以驱动 TTL 输入，主要因为 CMOS 的 VOH>2.0V 且 VOL<0.8V；TTL 驱动 CMOS 时需要加上拉电阻。TTL 电平信号直接与集成电路连接，一般是芯片间的传输电平；TTL 型的通信大多数情况下是采用的并行数据传输方式，TTL 电平通信速率高，通信距离短，芯片间通信；供电电压一般 Vcc=5V，VOH>=2.4V；VOL<=0.5V；VIH>=2V；VIL<=0.8V；所以噪声容限为0.3V。由于2.4V 与 5V 之间还有较大差值，对于改善噪声容限没有什么益处，且会增加系统功耗、影响速度，进而催生了LVTTL(Low Voltage TTL)，LVTTL 又分为 Vcc=3.3V 和 Vcc=2.5V 以及更低电压的 LVTTL，LVTTL 电平并没...
