电脑桌面
添加小米粒文库到电脑桌面
安装后可以在桌面快捷访问

DDR总线的仿真分析方法

DDR总线的仿真分析方法_第1页
1/11
DDR总线的仿真分析方法_第2页
2/11
DDR总线的仿真分析方法_第3页
3/11
DDR I/II总线的仿真分析方法 DDR 总线概览 DDR全名为Double Data Rate SDRAM ,简称为DDR。现在市场上的DDR已经发展到了DDR II,速度可以支持到667MT/s。FBD(Fully Buffered DIMM)也即将在市场上推出,速度更快。DDR I和DDR II对比参考表1。 DDR I SDRAM DDR II SDRAM 时钟频率 100/133/166/200MHz 200/266/333MHz 数据传输率 200/266/333/400MT/s 400/533/667MT/s 工作电压 2.5V 1.8V 针脚数 184Pin 200Pin、220Pin、240Pin(240Pin为主流标准) 封装技术 TSOP-II/CSP CSP(FBGA)封装 最大功率 418毫瓦 318毫瓦 猝发长度 2/4/8 4/8 L-BANK数量 最多4个 最多8个 CL值 1.5、2.5、3.5、3 3、4、5 AL值 无 0、1、2、3、4 接口标准 SSTL_2 SSTL_18 系统最高P-BANK数量 8 4 新增特性 ODT、OCD Calibration、Posted CAS,AL 表1:DDR I 和DDR II对比表 DDR II 几个新增特性的含义是:ODT( On Die Termination),DDR I 匹配放在主板上,DDR II 把匹配直接设计到DRAM 芯片内部,用来改善信号品质。OCD(Off Chip Driver)是加强上下拉驱动的控制功能,通过减小DQS 与/DQS(DQS 是数据Strobe,源同步时钟,数据的1 和0 由DQS 作为时钟来判断) Skew(时滞)来增加信号的时序容限(Timing Margin)。Posted CAS 是提高总线利用率的一种方法。AL(Additive Latency)技术是相对于外部 CAS,内部 CAS 执行一定的延时。 DDR 本质上不需要提高时钟频率就能加倍提高 SDRAM 的速度,它 允 许 在时钟的上升沿 和下降 沿 读 出数据,因 而 其 速度是标准 SDRAM 的两 倍。至 于地 址 与控制信号则 与传统 SDRAM 相同,仍 在时钟上升 沿 进 行数据判断。图 1 是 DDR 总线的体 系结 构 。 图1:DDR总线的体系结构 DQS 是源同步时钟,在接收端使用DQS 来读出相应的数据DQ,上升沿和下降沿都有效。DQS 和DQ 都是三态信号,在PCB 走线上双向传输,读操作时,DQS 信号的边沿在时序上与DQ 的信号边沿处对齐,而写操作时,DQS 信号的边沿在时序上与DQ 信号的中心处对齐,参考图2。 图2:DDR总线“读”“写”操作时序 图2 中,Addr/Cmd Bus 意思是地址/命令总线,都是时钟的上升沿有效,其中命令由:/CS(片选),/RAS, /CAS,/WE(写使能)决定,比如:“读”命令为:LHLH,“写”命令为:LHLL 等。操作命令很多,主要是NOP(空超作)...

1、当您付费下载文档后,您只拥有了使用权限,并不意味着购买了版权,文档只能用于自身使用,不得用于其他商业用途(如 [转卖]进行直接盈利或[编辑后售卖]进行间接盈利)。
2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。
3、如文档内容存在违规,或者侵犯商业秘密、侵犯著作权等,请点击“违规举报”。

碎片内容

DDR总线的仿真分析方法

确认删除?
VIP
微信客服
  • 扫码咨询
会员Q群
  • 会员专属群点击这里加入QQ群
客服邮箱
回到顶部