基于VerilogHDL 语言的FPGA 设计 课程作业 学院：电子工程学院 专业班级：集电11 级 3 班 姓名：朱潮勇学号：05116079 作业题目：FPGA 毛刺的产生与消除 完成日期：2013 年 11 月 25 日 一、设计要求 ................................................................................................................................... 2 二、规范说明 ................................................................................................................................... 3 三、顶层设计结构图 ....................................................................................................................... 3 四、模块详细设计 ......................................................................................... 错 误！未定义书签。 1 功能说明 ............................................................................................. 错 误！未定义书签。 2 端口定义 ............................................................................................. 错 误！未定义书签。 3 设计代码 ............................................................................................. 错 误！未定义书签。 4 激励代码 ............................................................................................. 错 误！未定义书签。 5 仿真结果 ............................................................................................. 错 误！未定义书签。 五、结论和问题： ........................................................................................................................... 5 前言：在FPGA 的设计中，毛刺现象是长期困扰电子设计工程师的设计问题之一,是影响工程师设计效率和数字系统设计有效性和可靠性的主要因素。由于信号在 FPGA 的内部走线和通过逻辑单元时造成的延迟,在多路信号变化的瞬间，组合逻辑的输出常常产生一些小的尖峰，即毛刺信号，这是由FPGA 内部结构特性决定的。毛刺现象在FPGA 的设计中是不可避免的，有时任何一点毛刺就可以导致系统出错,尤其是对尖峰脉冲或脉冲边沿敏感的电路更是如此。 任何组合电路、反馈电路和计...
