FPGA的LVDS介绍和xilinx原语的使用方法中文说明VIP专享

FPGA 的 LVDS 介 绍 和 xilinx 原 语 的 使 用 方 法 中 文 说 明 低 压 差 分 传 送 技 术 是 基 于 低 压 差 分 信 号 (Low Volt-agc Differential signaling)的 传 送 技 术 ， 从 一 个 电 路 板 系 统 内 的 高 速 信 号 传 送 到 不 同 电 路 系 统 之 间 的 快 速数 据 传 送 都 可 以 应 用 低 压 差 分 传 送 技 术 来 实 现 ， 其 应 用 正 变 得 越 来 越 重 要 。 低 压差 分 信 号 相 对 于 单 端 的 传 送 具 有 较 高 的 噪 声 抑 制 功 能 ， 其 较 低 的 电 压 摆 幅 允 许 差分 对 线 具 有 较 高 的 数 据 传 输 速 率 ， 消 耗 较 小 的 功 率 以 及 产 生 更 低 的 电 磁 辐 射 。 LVDS： Low Voltage Differential Signaling， 低 电 压 差 分 信 号 。 LVDS 传 输 支 持 速 率 一 般 在 155Mbps（ 大 约 为 77MHZ） 以 上 。 LVDS 是 一 种 低 摆 幅 的 差 分 信 号 技 术 ，它 使 得 信 号 能 在 差 分 PCB 线 对 或 平衡 电 缆 上 以 几 百 Mbps 的 速 率 传 输 ， 其 低 压 幅 和 低 电 流 驱 动 输 出 实 现 了 低 噪 声 和低 功 耗 。 差 分 信 号 抗 噪 特 性 从 差 分 信 号 传 输 线 路 上 可 以 看 出 ， 若 是 理 想 状 况 ， 线 路 没 有 干 扰 时， 在 发送 侧， 可 以 形象理 解为 ： IN= IN+ — IN- 在 接收侧， 可 以 理 解为 ： IN+ — IN- =OUT 所以 ： OUT = IN 在 实 际线 路 传 输 中 ， 线 路 存在 干 扰 ， 并且同 时出 现 在 差 分 线 对 上 ， 在 发送 侧， 仍然是 ： IN = IN+ — IN- 线 路 传 输 干 扰 同 时存在 于 差 分 对 上 ， 假设干 扰 为 q， 则接收则： (IN+ + q) — (IN- + q) = IN+ — IN- = OUT 所以 ： OUT = IN 噪 声 被抑 止掉。 上 述可 以 形象理 解差 分 方 式抑 止噪 声 的 能 力。 From: 美国国家半导体的 《LVDS 用 户 手 册 》 P9 FPGA 中的差分管脚 为了适用于高速通讯的场合，现在的FPGA 都提供了数目众多...