精品文档---下载后可任意编辑1．组合逻辑电路任何时刻的输出信号，与该时刻的输入信号有关，与以前的输入信号无关。2．在组合逻辑电路中，当输入信号改变状态时，输出端可能出现瞬间干扰窄脉冲的现象称为竞争冒险。3．8 线—3 线优先编码器 74LS148 的优先编码顺序是、、、…、，输出为。输入输出均为低电平有效。当输入…为 11010101 时，输出为 010。4．3 线—8 线译码器 74HC138 处于译码状态时，当输入 A2A1A0=001 时，输出Y 7 ~Y 0=11111101。5．实现将公共数据上的数字信号按要求分配到不同电路中去的电路叫数据分配器。6．根据需要选择一路信号送到公共数据线上的电路叫数据选择器。7．一位数值比较器，输入信号为两个要比较的一位二进制数，用 A、B 表示，输出信号为比较结果：Y(A＞B)、Y(A＝B)和 Y(A＜B)，则 Y(A＞B)的逻辑表达式为。8．能完成两个一位二进制数相加，并考虑到低位进位的器件称为 全加器 。9．多位加法器采纳超前进位的目的是简化电路结构×。（√，×）10．组合逻辑电路中的冒险是由于引起的。A．电路未达到最简 B．电路有多个输出C．电路中的时延 D．逻辑门类型不同11．用取样法消除两级与非门电路中可能出现的冒险，以下说法哪一种是正确并优先考虑的？A．在输出级加正取样脉冲 B．在输入级加正取样脉冲C．在输出级加负取样脉冲 D．在输入级加负取样脉冲12．当二输入与非门输入为变化时，输出可能有竞争冒险。A．01→10 B．00→10 C．10→11 D．11→0113．译码器 74HC138 的使能端E1 E2 E3取值为时，处于允许译码状态。A．011 B．100C．101 D．01014．数据分配器和有着相同的基本电路结构形式。A．加法器 B．编码器 C．数据选择器 D．译码器15．在二进制译码器中，若输入有 4 位代码，则输出有个信号。A．2 B．4 C．8 D．1616．比较两位二进制数 A=A1A0和 B=B1B0，当 A＞B 时输出 F=1，则 F 表达式是。 A．F=A1 B1B．C．D．17．集成 4 位数值比较器 74LS85 级联输入 IA＜B、IA=B、IA＞B分别接 001，当输入二个相等的 4 位数据时，输出 FA＜B、FA=B、FA＞B分别为。A．010 B．001 C．100 D．01118．实现两个四位二进制数相乘的组合电路，应有个输出函数。A． 8 B．9 C．10 D．11 19．设计一个四位二进制码的奇偶位发生器（假定采纳偶检验码），需要个异或门。A．2 B．3 C．4 D．520．在图 T3.20 中，能实现函数的电路为。（a） （b） （c）...
