华为fpga设计规范(VerilogHdl)

FPGA 设计流程指南 前言 本部门所承担的FPGA 设计任务主要是两方面的作用：系统的原型实现和ASIC 的原型验证。编写本流程的目的是：  在于规范整个设计流程，实现开发的合理性、一致性、高效性。  形成风格良好和完整的文档。  实现在FPGA 不同厂家之间以及从 FPGA 到 ASIC 的顺利移植。  便于新员工快速掌握本部门FPGA 的设计流程。 由于目前所用到的FPGA 器件以 Altera 的为主，所以下面的例子也以 Altera 为例，工具组合为 modelsim + LeonardoSpectru m/FPGACompilerII + Qu artu s，但原则和方法对于其他厂家和工具也是基本适用的。 目 录 1. 基于HDL 的FPGA 设计流程概述 ........................................................................................... 1 1.1 设计流程图 ........................................................................................................................ 1 1.2 关键步骤的实现 ................................................................................................................ 2 1.2.1 功能仿真 ................................................................................................................. 2 1.2.2 逻辑综合 ................................................................................................................. 2 1.2.3 前仿真 ..................................................................................................................... 3 1.2.4 布局布线 ................................................................................................................. 3 1.2.5 后仿真（时序仿真） ............................................................................................. 4 2. Verilog HDL 设计 ......................................................................................................................... 4 2.1 编程风格（Coding Sty le）要求 ....................................................................................... 4 2.1.1 文件 ...............................................................................