TDC时间数字转换器VIP专享

精品文档---下载后可任意编辑TDC 时间间隔测量原理时间数字转换技术（TDC)是建立在 R.Nutt 在 1968 年提出的延迟线结构基础之上，利用信号通过逻辑门电路的绝对传输时间提出的一种时间测量方法，早期用同轴线来实现延迟线，随着集成电路的进展，这种结构的计时器被移植到 IC 上，得到迅速推广，其测量原理如图 1所示。图 1 经典 Nutt 延迟线基本结构整条延迟线（Delay Line)由一组延迟单元组成，每个延迟单元配合一个触发器，触发器的时钟由时间脉冲的结束下降沿提供，当时钟脉冲结束后，触发器可以记录延迟多少个时间单位，也就是 stop 信号相对于 start 信号落后的时间，从而实现将时间转化为数字的测量。这种测量方法的精度取决于延迟单元的延迟时间。目前工作进展系统方案设计初步的方案设计采纳德国 ACAM 公司生产的 TDC-GP21 芯片来实现时间的测量。系统的结构如图 2 所示，其核心为数字延迟线芯片 TDC-GP21 和微控制器 STC12C5A60S2。TDC-GP21 芯片利用延迟线插入法测量时间间隔，其精度可达到 45ps，最高量程为 4ms。图 2 TDC 时间测量系统原理框图本系统可以用于测量 2 路时间间隔信号，其中 Start 为公用的起始时间信号，Stop1 和Stop2 为两路停止时间信号，测量的输出量为各 Stop 通道的脉冲信号与 Start 信号之间的时间间隔的数字化量。TDC-GP21 芯片与单片机采纳四线制 SPI 接口进行连接，从而实现单片机对时间测量芯片的初始化控制和测量数据的传输。系统测量过程为，单片机首先对 TDC-GP21 芯片初始化，由 Start 信号触发测量，当芯片完成时间间隔测量时，触发中断，使单片机读取测量结果，再由串口通信电路传到上位机，进行最终的数据处理，系统硬件实物图如图 3 所示。精品文档---下载后可任意编辑图 3 时间数字转换器系统实物图系统测试使用 BNC MODEL575 延时产生器产生延时脉冲，由于信号源存在 200ps 的时间抖动，因此测量结果的标定值以示波器实际测量的延时值为准。我们从 100ns 到 1000ns 之间随机的选取 10 组数据进行测量，测量结果如下表所示。从实测数据可以看出, 利用 4 MHz 晶振对时间间隔测量的相对误差基本可以达到 0.5%以内, 平均误差为 266ps。表 1 时间间隔测量数据下一步工作计划对于测量芯片进行非线性校正，从而提高测量精度；使用 FPGA 实现对于时间间隔的高速测量，并实现硬件累加功能。