长安大学 电子与控制工程学院 电子科学与技术系 实验四 七段数码管译码扫描显示 一、实验目的： 通过对译码和串行扫描电路的设计，理解多位数码管串行扫描输出的工作原理以及七段数码管的译码以及串行扫描输出的设计方法
二、实验条件： 1
安装Window sXP 系统的PC 机； 2
安装QuartusII6
0 EDA 软件； 过所设计的串行扫描分别显示“1”、“2” 、 制作人：程鸿亮 - 1 -data_control[7
0]：8 个分别控制数码管显示的输入信号； led_addr[7
0]：对8 个数码管进行串行扫描的输出控制信号； seg7_data[6
0]：驱动 7 段数码管各显示段的输出信号； 首先在 QuartusII 上进行功能和时序仿真，之后通过器件及其端口配置下载程序到 SOPC 开发平台中
在硬件实现中，要求： 1
用实验平台的8 个数码管输出显示(共阴接法)，并且用其下方的8 个按键分别控制对应数码管的显示与否
注：采用 I/O 模式 5 实现输入控制和输出显示方式
为了实现数码管的串行扫描，必须把数码管连接成串行控制输出电路，我们可以通过I/O 板上的跳线实现此操作，如右图所示，把模式数码管右方的跳线(JP24)向下连接即可
clkdata_control[7
0]Scan8Ledinstled_addr[7
0]seg7_data[6
0]此跳线必须下置，以实现数码管的串行扫描接法，具体电路如附录所示 长安大学 电子与控制工程学院 电子科学与技术系 2
扫描所用的时钟信号采用实验平台的clock0 时钟资源： I/O 板上的clock0时钟资源 是0
5Hz～20MHz
暂留特性的要求，频大部分时间内对准， 上的跳线可以选择采钟资源(此两类时钟在适配板 跳线置右：连接I/O 板上的clock0；跳线置左：选择适配板上的2
