快速应对高速体系的信号完整性举措

第 1 页 共 5 页精品文档---下载后可任意编辑快速应对高速体系的信号完整性举措 随着数据速率的不断提高，信号完好性问题已经成为设计工程师要考虑的最关键因素。这种呈指数式的数据速率上升可以从手持移动设备和消费类显示产品到高带宽路由器/交换机等应用中看到。抖动(噪声)是降低设计中信号完好性水平的首要缘由。除了利用布板、阻抗匹配和更昂贵的材料实现信号完好性增加技术之外，设计师还可以简洁地在设计中增加诸如均衡器这样的抖动消退器来解决抖动问题。这样设计师就不用专注于信号完好性问题，而把主要精力放在系统的核心设计上。 信号布线在以前通常被看作是一种简洁的概念，从布线角度看，视频信号、语音信号或数据信号之间没有什么区分。因此过去很少有人关怀信号布线问题。然而，如今状况有了完全的转变。视频信号传输速度目前已经到达每个通道 3.3Gbps，数据信号更是远超过每通道5Gbps。高速串行标准类似 PCIExpress、XAUI、SATA、T_MDS 和第 2 页 共 5 页精品文档---下载后可任意编辑DisplayPORT 等，要求设计团队和工程师不仅要考虑信号完好性问题，而且要对它将如何影响系统的性能和牢靠性有深刻的理解。 为了把握这方面的学问，工程师首先必需懂得在系统中影响信号完好性的因素是什么。通过增加信号抖动可以观看到系统中消灭的信号完好性损失。系统的总抖动主要由两类抖动组成，分别是随机性抖动和确定性抖动。随机性抖动是无限并在本质上听从高斯分布的，而确定性抖动是有限并可预报的。在 90%的系统中，确定性抖动是设计工程师必需解决的主要的信号完好性问题。 确定性抖动包含码间干扰(ISI)、占空比失真和周期性抖动，它们分别是由带宽限制问题、时钟周期的不对称以及穿插耦合或 EMI 问题引起的。诸如连接器等无源器件、PCB 走线、长线缆以及沿着走线布放的其它无源器件是引起确定性抖动的最主要来源。 信号频率越高，衰减越大，因此会造成指定数据流中的功率电平失配，而这种功率电平失配又会导致信号中发生 ISI。ISI 将降低信第 3 页 共 5 页精品文档---下载后可任意编辑号完好性，这足以阻挡接收器在接收端从信号中正确提取任何真实的数据。 功率电平失配的缘由是没有设计工程师可以保证数据在设计中的传输。数据可能会是不断地转变(0-1-0-1-0-1 等)，也可能恒定不变(1-1-1-1-1-1 等)。明显地，上述 6 个转变比特的占空比要比 6 个“1〞恒定数据流的占空比小 6 倍。由于占空比小...