搭建Xilinx 开发环境1目录1.编译Xilinx仿真库......................................................................................................................12.使用 Modelsim进行功能仿真....................................................................................................63.使用 ChipScope进行调试.........................................................................................................114.使用 Modelsim进行后仿真......................................................................................................235.如何利用 Modelsim仿真 ROM................................................................................................2611.编译Xilinx仿真库首先介绍一下Xilinx几个主要的仿真库（路径：D:\Xilinx\11。1\ISE\verilog\src\）1Unsim 文件夹：Library of Unified component simulation models。仅用来做功能仿真，包括了 Xilinx 公司全部的标准元件。每个元件使用一个独立的文件，这样是为了方便一些特殊的编译向导指令，如`uselib 等。2XilinxCoreLib: CORE Generator HDL Library model。仅用来做功能仿真，包括了使用 Xilinx Core Generator 工具产生的IP 仿真模型，例如 FIFO等。3SIMPRIM: Library of generic simulation primitives。用来做时序仿真或者门级功能仿真。4SmartModel：用来模拟非常复杂的一些 FPGA 设计，其中用到了 Power PC或者 RocketIO 等。我们一般只用其中的三个库：simprims，unisims，xilinxcorelib。编译Xilinx仿真库有多种方法，比如，可以在 ISE 软件中编译xilinx仿真库，这样在 ISE 调用 Modelsim进行仿真了。但是利用 ISE 调用 Modelsim 仿真虽然操作方便，但是每次仿真前都要先进行综合，这样会很费时间，如果单独用Modelsim进行仿真，则可以不用进行综合而直接进行功能仿真。不进行综合就仿真的结果是可能本来的设计就是不可综合的。但是只要按照可综合的代码风格进行设计一般不会出现这中问题。这样做的好处是节省了综合需要耗费的时间，所以下面主要介绍直接利用Modelsim 编译Xilinx库，并进行仿真的流程。Step1：在 Modelsim 的安装路径下建立一个文件夹，用来存储编译后的库文件。2Step2：打开Modelsim，更改路径为xilinx_libStep3：新建一个库，命名为xi...
