硬件设计技术提高系列高速电路接口与应用李晶v0.4

硬 件 设 计 技 术 提 高 系 列 -高 速 电 路 接 口 与应用 李晶 硬 件 设 计 技 术 提 高 系 列 高 速 电 路 接 口 与应用 V0.4 李晶 2011-12 硬 件 设 计 技 术 提 高 系 列 -高 速 电 路 接 口 与应用 李晶 版本 作者 描述 日期 0.1 李晶 初始版本，包含 LVPECL/LVDS/CML 电平的介绍和各种对接方法 2011-10-11 0.2 李晶 增加电平匹配原则和交流匹配的电容选择 2011-11-18 0.3 李晶 增加 TMDS 电平/HDMI 总线介绍 2011-11-27 0.4 李晶 增加 HCSL 电平介绍 2011-12-05 0.5 李晶 增加 PCI-express 总线介绍 待定 0.6 李晶 增加 SATA 总线介绍 待定 0.7 李晶 增加 USB3.0 总线介绍 待定 0.8 李晶 增加预加重/去加重/前冲技术介绍 待定 0.9 李晶 增加预加重/去加重/前冲技术介绍 待定 硬 件 设 计 技 术 提 高 系 列 -高 速 电 路 接 口 与应用 李晶 高 速 电 路 接 口 与应用 1.1. 常用高速差分电平介绍 1.1.1. LVPECL LVPECL 电平的输入输出结构如下图，右侧的输入内置了直流偏置电阻： VccVccVccVccVcc-2.0VLVPECL驱动器50欧VccVccVccVccVCC-2.0VLVPECL驱动器Vcc-1.3V1k1kIN+IN-50欧50欧  VOH=VCC-0.9V  VOL=VCC-1.7V  IOH=22mA  IOL=6mA PECL 电平的特点  PECL 信号的回流是依靠高电平平面（即VCC）回流的，而不是低电平平面回流。所以，为了尽可能的避免信号被干扰，要求电源平面干扰比较小。也就是说，如果电源平面干扰很大，很可能会干扰 PECL 信号的信号质量。  对于输出门来说，P/N 二个管脚不管输出是高还是低，输出的电流总和是一定的（即恒流输出）。恒流输出的特性应该说是所有的差分高速信号的共同特点（LVDS/CML 电平也是如此）。这样的输出对电源的干扰很小，因为不存在电流的忽大忽小的变化，这样对电源的干扰自然就比较小。  PECL 的直流电流能达到 14mA，而交流电流的幅度大约为 8mA（800mV/100ohm），也就是说 PECL 的输出门无论是输出高电平还是低电平，都有直流电流流过，换一句话说 PECL 的输出门（三极管）始终工作在放大区，没有进入饱和区和截至区，这样门的切换速度就可以做得比较快，也就是输出的频率能达到比较高的原因之一。  要判断一个 PECL/LVPECL 电平输入能否被正常接收，不仅要看交流幅度能否满足输入管脚灵敏...