第14章触发器和时序逻辑电路习题VIP专享

第14 章 触发器和时序逻辑电路 A 选择题 14.1.1 触发器如图14.01 所示，设初始状态为0，则输出Q 的波形为图14.02 中的（ ）。 图14.01 习题14.1.1 的图 图14.02 习题14.1.1 的图 14.1.2 触发器如图14.03 所示，设初始状态为0，则输出Q 的波形为图14.04 中的（ ）。 图14.03 习题14.1.2 的图 图14.04 习题14.1.2 的图 14.1.3 图14.05 所示的触发器具有（ ）功能。 （1）保持 （2）计数 （3）置 1 图14.05 习题14.1.3 的图 14.1.4 在图14.06 所示的电路中，触发器的原状态Q1Q0＝01，则在下一个 CP 作用下，Q1Q0为（ ）。 （1）00 （2）01 （3）10 图14.06 习题14.1.4 的图 图14.07 习题14.1.5 的图 14.1.5 在图14.07 所示的电路中，触发器的原状态Q1Q0＝00，则在下一个CP 作用下，Q1Q0为（ ）。 （1）00 （2）01 （3）10 14.3.1 图14.08 所示的是（ ）计数器。 （1）七进制 （2）八进制 （3）九进制 图14.08 习题14.3.1 的图 14.4.1 由 555 定时器组成的单稳态触发器如图14.4.2（a）所示，若加大电容 C 的电容值，则（ ）。 （1）增大输出脉冲 u0的幅度 （2）增大输出脉冲 u0的宽度 （3）对输出脉冲 u0无影响 14.4.2 由 555 定时器组成的多谐振荡器如图14.4.3（a）所示，欲使振荡频率增高，则可（ ）。 （1）减小 C （2）增大 R1,R2 （3）增大 UCC B 基本题 14.1.6 当基本 RS 触发器DR 和DS 端加上图14.09 所示的波形时，试画出 Q 端的输出波形。设初始状态为0 和 1 两种情况。 14.1.7 当可控 RS 触发器CP，S 和 R 端加上图14.10 所示的波形时，使画出 Q 端的输出波形。设初始状态为0 和 1 两种情况。 图14.09 习题14.1.6 的图 图14.10 习题14.1.7 的图 14.1.8 当主从型JK 触发器的CP，J、K 端分别加上图14.11 所示的波形时，试画出 Q 端的输出波形。设初始状态为 0。 14.1.9 已知时钟脉冲 CP 的波形如图14.1.6 所示，试分别画出 14.12 中各触发器输出 Q 的波形。设它们的初始状态均为 0.指出哪个具有计数功能。 14.1.10 在图14.13 所示的逻辑图中，试画出 Q1和 Q2端的波形，时钟脉冲 CP 的波形如图14.1.6 所示。如果时钟脉冲的频率是 4000Hz，那么 Q1和 Q2波形的频率各为多少？设初始状态 Q1＝Q2＝0。 图14.11 习题14.1.8 的图 图14.12 习题14.1.9 的图 图14.13 习题14....