芯片制作工艺流程 工艺流程 1) 表面清洗 晶圆表面附着一层大约2um 的Al2O3 和甘油混合液保护之,在制作前必须进行化学刻蚀和表面清洗。 2) 初次氧化 有热氧化法生成SiO2 缓冲层，用来减小后续中Si3N4 对晶圆的应力 氧化技术 干法氧化 Si(固) + O2 à SiO2(固) 湿 法氧化 Si(固) +2H2O à SiO2(固) + 2H2 干法氧化通 常 用来形 成，栅 极 二 氧化硅 膜 ，要 求 薄 ，界 面能 级 和固定 电 荷 密 度 低的薄 膜 。干法氧化成膜 速 度 慢 于 湿 法。湿 法氧化通 常 用来形 成作为 器 件 隔 离 用的比 较 厚 的二 氧化硅 膜 。当 SiO2 膜 较 薄 时 ，膜 厚 与 时 间 成正 比 。SiO2 膜 变 厚 时 ，膜 厚 与 时 间 的平 方 根 成正 比 。因 而 ，要 形 成较 厚 的SiO2 膜 ，需 要 较 长 的氧化时间 。SiO2 膜 形 成的速 度 取 决 于 经 扩 散 穿 过 SiO2 膜 到 达 硅 表面的O2 及 OH 基 等 氧化剂 的数 量 的多 少。湿 法氧化时 ，因 在于OH 基 在SiO2 膜 中的扩 散 系数 比 O2 的大。氧化反应，Si 表面向深层移动，距离 为 SiO2 膜 厚 的0.44 倍。因 此，不同厚 度 的SiO2 膜 ，去除后的Si 表面的深度 也不同。SiO2 膜 为 透明，通 过 光干涉来估计膜 的厚 度 。这种干涉色的周期约为 200nm，如果预告知道是几次干涉，就能 正 确估计。对其他的透明薄 膜 ，如知道其折射率，也可用公式计算出 (d SiO2) / (d ox) = (n ox) / (n SiO2) 。SiO2 膜 很薄 时 ，看不到 干涉色，但可利用Si 的疏水性和SiO2 的亲水性来判断SiO2 膜 是否存在。也可用干涉膜 计或椭圆仪等 测出。 SiO2 和Si 界 面能 级 密 度 和固定 电 荷 密 度 可由MOS 二 极 管的电 容特性求 得。(100)面的Si 的界 面能 级 密 度 最低 ，约为 10E+10 -- 10E+11/cm –2 .e V -1 数 量级 。(100)面时 ，氧化膜 中固定 电 荷 较 多 ，固定 电 荷 密 度 的大小成为 左右阈值的主要 因 素。 3) CVD(Chemical Vapor deposition)法沉积一层Si3N4(Hot CVD 或LPCVD)。 1 常 压 CVD (Normal Pressure CVD) NPCVD 为 最简单的CVD 法，使用于 各种领域中。其一般装置是由(1)输送反应 气 体 至 反 应 炉 的 载 气...
