硬件工程师笔试题一、电路分析：1、竞争与冒险在组合逻辑中，在输入端的不一样通道数字信号中通过了不一样的延时，导致抵达该门的时间不一致叫竞争
因此在输出端也许产生短时脉冲（尖峰脉冲）的现象叫冒险
常用的消除竞争冒险的措施有：输入端加滤波电容、选通脉冲、修改逻辑设计等
2、同步与异步同步逻辑是时钟之间有固定的因果关系
异步逻辑是各时钟之间没有固定的因果关系
同步电路:存储电路中所有触发器的时钟输入端都接同一种时钟脉冲源,因而所有触发器的状态的变化都与所加的时钟脉冲信号同步
异步电路：电路没有统一的时钟，有些触发器的时钟输入端与时钟脉冲源相连,只有这些触发器的状态变化与时钟脉冲同步，而其他的触发器的状态变化不与时钟脉冲同步
异步电路不使用时钟脉冲做同步,其子系统是使用特殊的“开始"和“完毕”信号使之同步同步就是双方有一种共同的时钟,当发送时，接受方同步准备接受
异步双方不需要共同的时钟，也就是接受方不懂得发送方什么时候发送,因此在发送的信息中就要有提醒接受方开始接受的信息，如开始位，结束时有停止位3、仿真软件：Proteus4、Setup 和 Hold timeSetup/hold time 是测试芯片对输入信号和时钟信号之间的时间规定
建立时间是指触发器的时钟信号上升沿到来此前，数据稳定不变的时间
输入信号应提前时钟上升沿（如上升沿有效)T 时间抵达芯片，这个 T 就是建立时间—Setup time
如不满足 setup time，这个数据就不能被这一时钟打入触发器，只有在下一种时钟上升沿，数据才能被打入触发器
保持时间是指触发器的时钟信号上升沿到来后来,数据稳定不变的时间
假如 hold time 不够，数据同样不能被打入触发器
5、IC 设计中同步复位与异步复位的区别同步复位在时钟沿采集复位信号,完毕复位动作
异步复位不管时钟,只要复位信号满足条件，就完毕复位动作
