基于Quartus六十进制计数器的设计

EDA 技术实践课程设计2024 年 7 月 25 日课 程 EDA 技术实践课程设计 题 目 六十进制计数器 院 系 电气信息工程学院电气系 专业班级 学生姓名 学生学号 指导老师 EDA 技术实践课程设计任务书课程 EDA 技术实践课程设计 题目六十进制计数器专业姓名学号主要内容:利用 QuartusII 设计一个六十进制计数器.该电路是采纳整体置数法接成的六十进制计数器。首先需要两片 74160 接成一百进制的计数器，然后将电路的 59 状态译码产生LD′=0 信号，同时加到两片 74160 上，在下一个计数脉冲（第 60 个计数脉冲）到达时，将 0000 同时置入两片 74160 中，从而得到六十进制计数器。主要要求如下：（1）每隔 1 个周期脉冲，计数器增 1；（2)当计数器递增到 59 时,进位端波形发生跳变，说明计数器产生进位信号,之后计数器会自动返回到 00 并重新计数；（3）本设计主要设备是两片 74160 同步十进制计数器，时钟信号通过建立波形文件得以提供。主要参考资料:［1] 朱正伟。EDA 技术及应用[M]。第 2 版。北京：清华大学出版社，2024。［2］李国洪.EDA 技术与实验［M].北京:机械工业出版社,2024。［3] 陈忠平，高金定，高见芳.基于 QuartusII 的 FPGA/CPLD 设计与实践[M].北京:电子工业出版社,2024。［4］ 杨颂华。数字电子技术基础［M］.第 2 版.西安:西安电子科技大学出版社，2024。［5］阎石.数字电子技术基础[M]。第 5 版。北京：高等教育出版社,2024.[6]康华光。电子技术基础：数字部分［M].北京:高等教育出版社,2000。完成期限 2024 。 7 。 21 -—2024 。 7 。 25 指导老师专业负责人2024 年 7 月 18 日目 录1 设计 12 方案选择与电路原理图的设计 1 2.1 单元电路一：十进制计数器电路 ( 个位） 1 2 。 2 单元电路二：十进制计数器（十位） 2 2 。 3 单元电路三：置数与进位电路 2 3 元件选取与电路图的绘制 3 3.1 元件选取 3 3.2 电路图的绘制 3 4 编译设计文件 3 5 仿真设计文件 4 6 总结 5 参考文献 1 1 1 设计六十进制计数器的功能要求：（1）每隔 1 个周期脉冲,计数器增 1；(2)当计数器递增到 59 时,进位端波形发生跳变，说明计数器产生进位信号，之后计数器会自动返回到 00 并重新计数；(3)本设计主要设备是两片 74160 同步十进制计数器，时钟信号通过建立波形文件得以提供。图 1.1 同步十进制计数器打开 Quart...