完整 ESD 及 EMI 保护方案对于电子产品而言，保护电路是为了防止电路中的关键敏感型器件受到过流、过压、过热等冲击的损害.保护电路的优劣对电子产品的质量和寿命至关重要.随着消费类电子产品需求的持续增长，更要求有强固的静电放电(ESD)保护，同时还要减少不必要的电磁干扰(EMI）/射频干扰(RFI)噪声.此外，消费者希望最新款的消费电子产品可以用小尺寸设备满足越来越高的下载和带宽能力.随着设备的越来越小和融入性能的不断增加,ESD 以及许多情况下的 EMI/RFI 抑制已无法涵盖在驱动所需接口的新一代 IC 当中。另外,先进的系统级芯片（SoC）设计都是采纳几何尺寸很小的工艺制造的.为了优化功能和芯片尺寸，IC 设计人员一直在不断减少其设计的功能的最小尺寸。IC 尺寸的缩小导致器件更容易受到 ESD 电压的损害。过去，设计人员只要选择符合 IEC61000-4—2 法律规范的一个保护产品就足够了。因此，大多数保护产品的数据表只包括符合评级要求.由于集成电路变得越来越敏感，较新的设计都有保护元件来满足标准评级，但 ESD 冲击仍会形成过高的电压，有可能损坏 IC。因此，设计人员必须选择一个或几个保护产品，不仅要符合 ESD 脉冲要求，而且也可以将 ESD 冲击钳位到足够低的电压，以确保 IC 得到保护。图 1：美国静电放电协会（ESDA）的 ESD 保护要求先进技术实现强大 ESD 保护安森美半导体的 ESD 钳位性能备受业界推崇，钳位性能可从几种方法观察和量化。使用几个标准工具即可测量独立 ESD 保护器件或集成器件的 ESD 钳位能力，包括 ESD保护功能。第一个工具是 ESD IEC61000—4—2 ESD 脉冲响应截图，显示的是随时间推移的钳位电压响应，可以看出 ESD 事件中下游器件的情形。图 2:ESD 钳钳位截图除了 ESD 钳位屏幕截图,另一种方法是测量传输线路脉冲（TLP）来评估 ESD 钳位性能。由于 ESD 事件是一个很短的瞬态脉冲，TLP 可以测量电流与电压（I—V）数据,其中每个数据点都是从短方脉冲获得的。TLP I—V 曲线和参数可以用来比较不同 TVS 器件的属性，也可用于预测电路的 ESD 钳位性能。图 3：典型 TLP I—V 曲线图安森美半导体提供的高速接口 ESD保护保护器件阵容有两种类型。第一类最容易实现,被称为传统设计保护。在这种类型设计中，信号线在器件下运行。这些器件通常是电容最低的产品。另一类是采纳 PicoGuard＆reg ； XS 技术的产品。这种类型设计使用阻抗匹配（Impedance Ma...
