电脑桌面
添加小米粒文库到电脑桌面
安装后可以在桌面快捷访问

SoC低功耗管理分析论文

SoC低功耗管理分析论文_第1页
1/16
SoC低功耗管理分析论文_第2页
2/16
SoC低功耗管理分析论文_第3页
3/16
SoC 低功耗管理分析论文 摘要:随着芯片集成度的提高,对一些功能复杂的系统芯片功耗的管理,已经引起大家越来越多的重视,如何控制好 SoC 的功耗将成为芯片能否成功的重要因素。本文提出一种通过动态管理时钟的策略,达到降低整个 SoC 芯片功耗的目的;同时,分析动态管理时钟方案中可能会出现的一些问题,并给出解决方案。 关键词:系统芯片毛刺 AMBA 总线时滞 引言 随着集成电路技术的飞速进展和对消费类电子产品——特别是便携式(移动)面对客户的电子产品的需求,推动了SoC(SystemonChip)的飞速进展,也给人们提出了许多新的课题[1]。对于电池驱动的 SoC 芯片,已不能再只考虑它优化空间的两个方面——速度(performance)和面积(cost),而必须要注意它已经表现出来的且变得越来越重要的第三个方面——功耗[1],这样才能延长电池的寿命和电子产品的运行时间。 图 1 SoC 中 CMOS 电路功耗有:一是静态功耗,主要是由静电流、漏电流等因素造成的;二是动态功耗,主要是由电路中信号变换 时 造 成 的 瞬 态 开 路 电 流 ( crowbarcurrent ) 和 负 载 电 流(loadcurrent)等因素造成的[2],它是 SoC 芯片中功耗的主要来源[3]。因此,解决好 SoC 中的动态功耗是降低整个 SoC 芯片功耗的关键。本文后面所提到的功耗就是指 SoC 芯片中的动态功耗。 如何降低 SoC 中的功耗,从不同的层面分析会得出不同的解决方案。从芯片的系统级(architecture)角度考虑,有低功耗总线设计、低功耗存储系统设计、低功耗时钟网络设计、开发系统的休息模式、时钟门控等技术;从芯片的行为级(RTL)角度考虑,有信号门控、预前计算、操作数分离、状态机优化、并行和流水结构等技术;从芯片的门级(gate)角度考虑,有缓冲插入、提取因子、单元缩放、管脚交换、相位配置等技术[4]。从越高的抽象层次去考虑功耗问题,芯片功耗优化的幅度就越显著。 本文所提出的基于动态配置时钟的 SoC 低功耗管理是从芯片的系统级角度考虑的。在最后的实验中,它非常明显地降低了整个芯片的功耗。 1 动态配置时钟的 SoC 低功耗管理原理 基于微处理器应用的 SoC 设计,其复杂程度变化很大:在一些应用中可能需要用到所有的硬件资源,但是在其它的一些应用中可能只需要用到其中一部分硬件资源;在一些应用中可能需要很高的工作频率,而在其它的一些应用中却可以大大降低工作频率。动态管理 SoC 系统时钟的思想就...

1、当您付费下载文档后,您只拥有了使用权限,并不意味着购买了版权,文档只能用于自身使用,不得用于其他商业用途(如 [转卖]进行直接盈利或[编辑后售卖]进行间接盈利)。
2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。
3、如文档内容存在违规,或者侵犯商业秘密、侵犯著作权等,请点击“违规举报”。

碎片内容

SoC低功耗管理分析论文

确认删除?
VIP
微信客服
  • 扫码咨询
会员Q群
  • 会员专属群点击这里加入QQ群
客服邮箱
回到顶部