杭电计组实验5-存储器设计实验

实验报告2018 年_5_月」—日成绩：姓名阳光男学号16041321班级16052317专业计算机科学与技术课程名称《计算机组成原理与系统结构试验》任课老师张翔老师指导老师张翔老师机位号默认实验序号5实验名称《实验五存储器设计实验》实验时间2018/5/12实验地占八、、1 教 211实验设备号个人电脑、Nexys3 开发板一、实验程序源代码存储器顶层电路代码：moduletop_RAM_B(Mem_Addr,C,Mem_Write,Clk,LED);input[7:2]Mem_Addr;〃开关的 3、4、5、6、7、8 位inputMem_Write,Clk;//clk 为按键 C9,读写使能信号为按键 C4，0 为读，1 为写 input[1:0]C;〃选择与入数据+读操作时选择显示字节,为开关 1、2 位outputreg[7:0]LED;wire[31:0]M_R_Data;〃存在存储器里的 32 位读出数据reg[31:0]M_W_Data;〃寄存在暂存器的 32 位写入数据RAM_Btest_ram(.clka(Clk),//输入时钟信号.wea(Mem_Write),//输入读写信号.addra(Mem_Addr[7:2]),//输入 5 位地址信号.dina(M_W_Data),//与入 32 位数据.douta(M_R_Data)〃读出 32 位数据);always@(*)beginLED=0;//初始化M_W_Data=0;〃初始化begincase(C)2'b00:LED=M_R_Data[7:0];〃读出数据的 0-7 位 2'bO1:LED=M_R_Data[15:8];〃读出数据的 8-15 位 2'b10:LED=M_R_Data[23:16];〃读出数据的 16-23 位 2'b11:LED=M_R_Data[31:24];〃读出数据的 24-31 位 endcaseendelsebegincase(C)2'b00:M_W_Data=32'h0055_7523;〃写入第一个数据 2'b01:M_W_Data=32'h1234_5678;〃写入第二个数据 2'b10:M_W_Data=32'h8765_4321;〃写入第三个数据2'b11:M_W_Data=32'hffff_ffff;〃写入第四个数据 endcaseendendendmodule测试代码：moduletest;//Inputsregclka;reg[0:0]wea;reg[5:0]addra;reg[31:0]dina;//Outputswire[31:0]douta;//InstantiatetheUnitUnderTest(UUT)RAMBuut(.clka(clka),.wea(wea),.addra(addra),.dina(dina),.douta(douta)initialbegin//InitializeInputsclka=0;wea=0;addra=0;dina=0;//Wait100nsforglobalresettofinish#100;//Addstimulushereclka=1;wea=0;addra=6'b000001;dina=32'h0000_0003;#100;clka=0;wea=0;addra=6'b000001;dina=32'h0000_0607;#100;clka=1;wea=1;addra=6'b000001;dina=32'hFFFFFFFF;HarmI卜眩|引卯OMOOIH1□4aiererfrer#100;clka=0;wea=1;addra=6'b000001;dina=32'hFFFF_FFFF;endendmodule二、仿真波形三、电路图顶层电路模块top_RAM_BC(1:0)FLED[7:0]MemAddrf7:2)Clk...