频率计vhdl程序与仿真

数字频率计 VH Ｄ L 程序与仿真一、功能:频率计。具有 4 位显示,能自动根据７位十进制计数得结果,自动选择有效数据得高 4 位进行动态显示。小数点表示就是千位,即 KHz。二、源程序及各模块与主要语句得功能l ｉ b ｒａ r ｙ ie ｅ e;use ie ｅ e、st ｄ_lo ｇ i ｃ_１ 164、a ｌ l；us ｅ i ｅ ee、ｓ t ｄ＿l ｏ g ｉ c＿un ｓ ig ｎ ed、a ｌ l；ｅ n ｔｉ ty pl ｊ ｉ s port ( start：in std_ｌ ogi ｃ; --复位信号 c ｌ k :in ｓ td_ｌ ogic； －-系统时钟 clk1:ｉｎ std_lo ｇ i ｃ； -－被测信号 yy １：o ｕｔ st ｄ_lo ｇ i ｃ＿vector(7 dow ｎ t ｏ 0); －-八段码 w1 :out ｓｔ d_lo ｇｉ c_vec ｔ or（3 ｄ o ｗ nt ｏ 0)）; --数码管位选信号end p ｌｊ;ａｒｃｈ i ｔ ectu ｒ e behav ｏ f PLj issignal b1,b2,ｂ 3,b4,b5,b6,b7：std_lo ｇ ic＿vecto ｒ(3 downto 0)； --十进制计数器sig ｎ al ｂ c ｄ：std_logic_vecto ｒ(3 d ｏｗ n ｔｏ ０); －-Ｂ CD 码寄存器s ｉ gnal ｑ ：i ｎ teger ｒ ange 0 t ｏ 4 ９９ 999 ９ 9; --秒分频系数 signal ｑ q : integer rang ｅ ０ ｔ o ４ 9 ９９ 9 ９; --动态扫描分频系数sig ｎ a ｌ e ｎ,ｂ c ｌ k:std＿logic; --使能信号,有效被测信号ｓ igna ｌ ｓ s ｓ : std_ｌ ogic_vector(3 downt ｏ ０)； -－小数点ｓ igna ｌ bc ｄ 0,b ｃ d1,bcd2,ｂ cd ３ : ｓ td＿logi ｃ_v ｅ ctor(3 do ｗ nto 0）; --寄存 7 位十位计数器中有效得高４位数据b ｅ ginｓ ec ｏ n ｄ:pro ｃ ess(clk) --此进程产生一个持续时间为一秒得得闸门信号 beg ｉ n if start='1＇ then ｑ<=0； ｅ l ｓｉ f ｃ lk'e ｖ e ｎｔ ａｎ d cl ｋ='１＇ th ｅｎ ｉ f ｑ<4 ９ 99999 ９ ｔ he ｎ q<＝q+1; ｅｌ se ｑ<=4 ９ 9 ９ 9999; end ｉ f； end if; if q<４ 9 ９ 99999 a ｎ d sta ｒ t='0' th ｅ n en<='1'; else en<='0'; e ｎ d i ｆ;e ｎ d pro ｃ ess;and2：ｐ r ｏ c ｅ ss(en，ｃ lk １) --此进程得到７位十进制计数器得计数脉冲ｂ e ｇｉ n bclk<=c ｌ k １ and en;e ｎ...