电脑桌面
添加小米粒文库到电脑桌面
安装后可以在桌面快捷访问

Xilinx FPGA 引脚功能详细介绍

Xilinx FPGA 引脚功能详细介绍_第1页
1/11
Xilinx FPGA 引脚功能详细介绍_第2页
2/11
Xilinx FPGA 引脚功能详细介绍_第3页
3/11
Xi lin x F PGA 引脚功能详细介绍注:技术沟通用,希望对大家有所帮助。 I O_LXX Y_# 用户 IO 引脚XX代表某个 Bank 内唯一得一对引脚,Y=[P|N]代表对上升沿还就是下降沿敏感,#代表 ban k号2. IO_LXXY_Z Z Z_# 多功能引脚Z ZZ 代表在用户 IO 得基本上添加一个或多个以下功能。Dn:I/O(在r eadb a ck 期间),在 selectMAP 或者 BPI 模式下,D[1 5:0]配置为数据口。在从 Selec t MAP 读反馈期间,假如 RDWR_B=1,则这些引脚变成输出口。配置完成后,这些引脚又作为普通用户引脚.D 0_DIN_M ISO_M I SO1:I,在并口模式(Sel ec tMAP/B PI)下,D0 就是数据得最低位,在 Bit—se r ial 模式下,DI N就是信号数据得输入;在 SPI 模式下,MISO 就是主输入或者从输出;在 SPI*2 或者S PI*4 模式下,M I SO 1就是S P I总线得第二位。D1_MISO 2,D2_MIS O 3:I,在并口模式下,D1 与 D2 就是数据总线得低位;在S PI*4 模式下,MISO2 与 MISO3 就是 SPI 总线得 MSBs.A n:O,A[2 5:0]为 B PI模式得地址位。配置完成后,变为用户 I/O口。A WAKE:O,电源保存挂起模式得状态输出引脚。SU S P E ND 就是一个专用引脚,AWA K E 就是一个多功能引脚。除非 SUSPEND 模式被使能,AWAK E被用作用户 I/O。M O SI_CSI_B_MI S O0:I/O,在 SPI 模式下,主输出或者从输入;在 Se l ectMAP 模式下,CS I_B 就是一个低电平有效得片选信号;在 SPI*2 或者S P I*4 得模式下,M I SO0就是 S PI总线得第一位数据。FCS_B:O,BPI flash 得片选信号.FO E_B:O,B PI flash 得输出使能信号FW E_B:O,BP I f l a sh 得写使用信号LDC:O,BP I模式配置期间为低电平HDC:O,B PI 模式配置期间为高电平CSO_B:O,在并口模式下,工具链片选信号。在 SP I模式下,为 SPI f ls ah片选信号。I R DY 1/2,T R DY1/2:O,在 PCI 设计中,以 L og i C ORE IP 方式使用。DO U T_B USY:O,在 S e l ec tM A P 模式下,B U SY 表示设备状态;在位串口模式下,DO UT提供配置数据流。R D W R_B_VREF:I,在S elec t M AP模式下,这就是一个低电平有效得写使能信号;配置完成后,假如需要,R DW R_B可以在 BANK 2中做为 Vre...

1、当您付费下载文档后,您只拥有了使用权限,并不意味着购买了版权,文档只能用于自身使用,不得用于其他商业用途(如 [转卖]进行直接盈利或[编辑后售卖]进行间接盈利)。
2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。
3、如文档内容存在违规,或者侵犯商业秘密、侵犯著作权等,请点击“违规举报”。

碎片内容

Xilinx FPGA 引脚功能详细介绍

确认删除?
VIP
微信客服
  • 扫码咨询
会员Q群
  • 会员专属群点击这里加入QQ群
客服邮箱
回到顶部