Xilinx FPGA 引脚功能详细介绍

Ｘｉ lin ｘ F ＰＧＡ 引脚功能详细介绍注：技术沟通用,希望对大家有所帮助。 Ｉ O_LXX Ｙ_＃ 用户 IO 引脚ＸＸ代表某个 Bank 内唯一得一对引脚，Y=[P|N］代表对上升沿还就是下降沿敏感，＃代表 ban ｋ号2. IO_LXXY＿Z Ｚ Z_＃ 多功能引脚Ｚ ZZ 代表在用户 IO 得基本上添加一个或多个以下功能。Dn:I/Ｏ（在ｒ eadb ａ ck 期间)，在 selectMAP 或者 BPI 模式下,D［1 ５:0]配置为数据口。在从 Selec ｔ MAP 读反馈期间，假如 RDWR_B=１，则这些引脚变成输出口。配置完成后,这些引脚又作为普通用户引脚.Ｄ 0_DIN_Ｍ ISO_M Ｉ SO1:Ｉ，在并口模式（Sel ｅｃ tMAP/Ｂ PI)下，D0 就是数据得最低位,在 Bit—se ｒ ial 模式下，DI Ｎ就是信号数据得输入;在 SPI 模式下,MISO 就是主输入或者从输出；在 SPI*2 或者Ｓ PI＊4 模式下,M Ｉ SO １就是Ｓ P Ｉ总线得第二位。D1_MISO ２,D2_MIS Ｏ 3:Ｉ，在并口模式下，D1 与 D2 就是数据总线得低位;在Ｓ PI＊4 模式下，MISO2 与 MISO3 就是 SPI 总线得 MSBs.A ｎ:O，A［2 ５:0]为 B ＰＩ模式得地址位。配置完成后,变为用户 I/Ｏ口。Ａ WAKE:Ｏ,电源保存挂起模式得状态输出引脚。SU Ｓ P Ｅ ND 就是一个专用引脚,ＡWA Ｋ E 就是一个多功能引脚。除非 SUSPEND 模式被使能，AWAK Ｅ被用作用户 I／O。Ｍ O ＳＩ_CSI_B_MI Ｓ O0:I/O,在 SPI 模式下,主输出或者从输入;在 Se ｌ ectMAP 模式下，ＣＳ I_B 就是一个低电平有效得片选信号；在 SPI＊2 或者Ｓ P Ｉ*4 得模式下,M Ｉ SO０就是 S ＰＩ总线得第一位数据。FCS_B:O,BPI flash 得片选信号.FO Ｅ_B：O,Ｂ PI flash 得输出使能信号FW Ｅ＿B：O，BP Ｉ ｆ l ａ sh 得写使用信号LDC：O,BP Ｉ模式配置期间为低电平HDC:Ｏ,Ｂ PI 模式配置期间为高电平CSO_Ｂ:O,在并口模式下，工具链片选信号。在 SP Ｉ模式下，为 SPI ｆ ls ａｈ片选信号。I Ｒ DY １／2，T Ｒ DY1／2:Ｏ，在 PCI 设计中,以 L ｏｇ i Ｃ ORE IP 方式使用。DO Ｕ T＿Ｂ USY:O，在 S ｅ l ｅｃ tM Ａ P 模式下,B Ｕ SY 表示设备状态;在位串口模式下,DO ＵＴ提供配置数据流。Ｒ D Ｗ R_B_VREF:I,在Ｓ elec ｔ M ＡＰ模式下，这就是一个低电平有效得写使能信号;配置完成后,假如需要,R ＤＷ R＿Ｂ可以在 BANK ２中做为 Vre...