Ｘｉｌｉｎｘ ＦＰＧＡ 引脚功能详细介绍注：技术沟通用，希望对大家有所帮助。 IO_LXXY_＃ 用户 IO 引脚XX 代表某个 Bank 内唯一的一对引脚，Y=[P|N］代表对上升沿还是下降沿敏感,＃代表bank 号2. IO_LXXY_ZZZ_＃ 多功能引脚ZZZ 代表在用户 IO 的基本上添加一个或多个以下功能。Dn：I/O（在 readback 期间），在 selectMAP 或者 BPI 模式下,D[15：0］配置为数据口.在从 SelectMAP 读反馈期间，假如 RDWR_B=1,则这些引脚变成输出口。配置完成后，这些引脚又作为普通用户引脚。D0_DIN_MISO_MISO1：I，在并口模式（SelectMAP/BPI)下,D0 是数据的最低位，在Bit-serial 模式下，DIN 是信号数据的输入;在 SPI 模式下，MISO 是主输入或者从输出;在SPI*2 或者 SPI＊4 模式下,MISO1 是 SPI 总线的第二位.D1_MISO2，D2_MISO3：I，在并口模式下，D1 和 D2 是数据总线的低位；在 SPI＊4模式下，MISO2 和 MISO3 是 SPI 总线的 MSBs.An：O，A[25：0］为 BPI 模式的地址位。配置完成后，变为用户 I/O 口.AWAKE ： O ， 电 源 保 存 挂 起 模 式 的 状 态 输 出 引 脚 .SUSPEND 是 一 个 专 用 引 脚 ，AWAKE 是一个多功能引脚。除非 SUSPEND 模式被使能,AWAKE 被用作用户 I/O。MOSI_CSI_B_MISO0:I/O，在 SPI 模式下，主输出或者从输入;在 SelectMAP 模式下，CSI_B 是一个低电平有效的片选信号；在 SPI＊2 或者 SPI＊4 的模式下，MISO0 是 SPI 总线的第一位数据。FCS_B：O，BPI flash 的片选信号.FOE_B：O，BPI flash 的输出使能信号FWE_B：O，BPI flash 的写使用信号LDC:O，BPI 模式配置期间为低电平HDC：O，BPI 模式配置期间为高电平CSO_B：O，在并口模式下，工具链片选信号。在 SPI 模式下,为 SPI flsah 片选信号。IRDY1/2，TRDY1/2：O，在 PCI 设计中，以 LogiCORE IP 方式使用.DOUT_BUSY ： O ， 在 SelectMAP 模 式 下 ， BUSY 表 示 设 备 状 态 ; 在 位 串 口 模 式下,DOUT 提供配置数据流.RDWR_B_VREF:I，在 SelectMAP 模式下，这是一个低电平有效的写使能信号；配置完成后，假如需要，ＲＤＷＲ＿Ｂ可以在 BANK2 中做为 Vref.HSWAPEN:I，在配置之后和配置过程中，低电平使用上拉。INIT_B:双向，开漏,低电平表示配置内存已经被清理；保持低电平,配置被延迟;在配置过程中，低电平表示配置数据错误已经发生...
