数字钟设计实验报告VIP免费

...《数字电路与逻辑设计实验》实验报告题目数字钟电路与PCB设计学院：信息工程学院系专业：班级：121班学号：学生姓名：指导教师：递交日期：2013年12月28日...南昌大学实验报告学生姓名：学号：专业班级：实验类型：□验证□综合■设计□创新实验日期：2013.12实验成绩：数字钟电路设计与制作实验报告一、实验目的：1、综合应用数字电路知识；2、学习使用protel进行电子电路的原理图设计、印制电路板设计3、学习电路板制作、安装、调试技能。二、实验任务及要求：任务：设计一个12小时或24小时制的数字钟，显示时、分、秒，有校时功能，可以分别对时及分进行单独校时，使其校正到准确时间。可以根据兴趣增加其它与数字钟有关的功能。要求：画出电路原理图，元器件及参数选择，PCB文件生成、制板及实物制作三、实验原理及电路设计：1、设计方案及电路框图数字钟实际上是一个对标准频率(1HZ)进行计数的计数电路。主要由振荡器、分频器、计数器、译码器、显示器和校时电路组成。振荡器产生稳定的高频脉冲信号，作为数字钟的时间基准，通常使用石英晶体震荡器或者由555构成的多谐振荡器，然后经过分频器输出标准秒脉冲，或者由555构成的多谐振荡器来直接产生1HZ的脉冲信号。秒计数器满60后向分计数器进位，分计数...器满60后向小时计数器进位，小时计数器按照“24翻1”规律计数。计数器的输出分别经译码器送显示器显示。由于计数的起始时间不可能与标准时间一致，故需要在电路上加一个校时电路，当计时出现误差时，可以用校时电路校时、校分。如图一所示为数字钟电路系统的组成框图。（1）振荡器是数字钟的核心。振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度，一般来说，振荡器的频率越高，计时精度越高。通常选用石英晶体构成振荡器电路构成振荡器。也可以由555定时器组成。在实验最初有两种方案，一是由555定时器构成1000hz的脉冲，再由其他芯片分频产生1hz的脉冲。二是直接由555定时器产生1hz的脉冲。两种方案各有优劣。方案一能产生频率更准确的脉冲，但是由于分频，使用了更多的芯片，可能会对后期的布线造成困扰。方案二产生的脉冲不如方案一的准确，但是使用的芯片更少，整体设计更简洁。后考虑到校时电路的“快校时”需要一个较高的脉冲，最后综合了两个方案的优点，决定由555定时器构成的多谐振荡器产生10hz的脉冲，然后分频产生1hz和5hz的脉冲。（2）时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，而根据设计要求，时个位和时十位计数器为24进制计数器。实验最初打算使用74ls161芯片，后来发现如果使用74ls160代替可以减少与非门的使用，于是本次实验设计采用74ls160芯片与与非门构成60模、24模计数器。（3）译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。（4）显示电路的组成主要是数码管，数码管由7个发光二极管组成，行成一个日字形，它门可以共阴极，也可以共阳极，本设计中为共阴极七段显示LED数码管。（5）当重新接通电源或走时出现误差时都需要对时间进行校正，所以数字钟应具有分校正和时校正功能。对校时电路的要求是：在小时校正时不影响分和秒的正常计数；在分校正时不影响秒和小时的正常计数。2、各子模块电路设计及原理说明（1）振荡器及分频电路（脉冲发生电路）由555定时器产生多谢振荡电路的电路如右图所示，根据计算公式可以将所需要产生的脉冲频率带入，求得所需的元件参数。...连接后的电路如下图2。图2脉冲产生电路（2）时间计数单元由时计数、分计数和秒计数等几个部分组成。时计数单元为24数器计数，其输出为两位8421BCD码形式，分计数和秒计数单元为60进制计数器，其输出也为8421BCD码。本实验采取了用两块74LS160芯片进行级联来产生60进制和24进制计数器CR高电平有效，为异步清零端，当CR=1时，Q0~Q3均为0。.LD高电平有效，为置入控制端，当CR=0、LD=1时，在时钟CP的上升沿作用下，外加输入数据D0~D3同时输入，即Q0=d0、Q1=d1、Q2=d2、Q3=d3。CTp、CTt...